AiP74HCT14

AiP74HC/HCT194 là một thanh ghi dịch đa năng hai chiều 4 bit.

AiP74HC/HCT196 là bộ đếm nhị phân và thập phân có thể cài đặt trước. Đầu ra Q0 được kết nối với đầu vào CP1(—) để đếm BCD. Đầu ra Q3 được kết nối với đầu vào CP0(—) để đếm nhị phân-ngũ phân. Trong các chế độ đếm, sự thay đổi trạng thái được bắt đầu bằng cạnh xuống của xung nhịp.

AiP74HC/HCT196 là bộ đếm nhị phân và thập phân có thể cài đặt trước. Đầu ra Q0 được kết nối với đầu vào CP1(—) để đếm BCD. Đầu ra Q3 được kết nối với đầu vào CP0(—) để đếm nhị phân-ngũ phân. Trong các chế độ đếm, sự thay đổi trạng thái được bắt đầu bằng cạnh xuống của xung nhịp.

IC AiP74HC/HCT240 là bộ đệm/bộ điều khiển đường truyền đảo 8 bit với đầu ra 3 trạng thái. Thiết bị có thể được sử dụng như hai bộ đệm 4 bit hoặc một bộ đệm 8 bit. Thiết bị có hai chân cho phép đầu ra (1OE(—) và 2OE(—)), mỗi chân điều khiển bốn trong số các đầu ra 3 trạng thái. Mức CAO trên nOE(—) khiến các đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào bao gồm các điốt kẹp cho phép sử dụng điện trở giới hạn dòng để kết nối đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT240 là bộ đệm/bộ điều khiển đường truyền đảo 8 bit với đầu ra 3 trạng thái. Thiết bị có thể được sử dụng như hai bộ đệm 4 bit hoặc một bộ đệm 8 bit. Thiết bị có hai chân cho phép đầu ra (1OE(—) và 2OE(—)), mỗi chân điều khiển bốn trong số các đầu ra 3 trạng thái. Mức CAO trên nOE(—) làm cho các đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào bao gồm các điốt kẹp cho phép sử dụng điện trở giới hạn dòng để kết nối đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT241 là bộ đệm/bộ điều khiển đường truyền 8 bit với đầu ra 3 trạng thái. Thiết bị có thể được sử dụng như hai bộ đệm 4 bit hoặc một bộ đệm 8 bit. Thiết bị có hai chân cho phép đầu ra (1OE(—) và 2OE), mỗi chân điều khiển bốn trong số các đầu ra 3 trạng thái. Mức CAO trên 1OE(—) hoặc mức THẤP trên 2OE khiến các đầu ra tương ứng chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.Thiết bị AiP74HC/HCT241 có mức ngưỡng đầu vào thấp hơn để cho phép giao tiếp với các mức logic TTL.

IC AiP74HC/HCT241 là bộ đệm/bộ điều khiển đường truyền 8 bit với đầu ra 3 trạng thái. Thiết bị có thể được sử dụng như hai bộ đệm 4 bit hoặc một bộ đệm 8 bit. Thiết bị có hai chân cho phép đầu ra (1OE(—) và 2OE), mỗi chân điều khiển bốn trong số các đầu ra 3 trạng thái. Mức CAO trên 1OE(—) hoặc mức THẤP trên 2OE khiến các đầu ra tương ứng chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.Thiết bị AiP74HC/HCT241 có mức ngưỡng đầu vào thấp hơn để cho phép giao tiếp với các mức logic TTL.

AiP74HC/HCT243 là bộ thu phát bốn bus có đầu ra tương thích bus 3 trạng thái không đảo chiều ở cả hướng gửi và nhận. Chúng được thiết kế cho truyền thông dữ liệu hai chiều không đồng bộ 4 dòng giữa các bus dữ liệu.Các đầu vào cho phép đầu ra (OE(—)A và OEB) có thể được sử dụng để cách ly các bus.

AiP74HC/HCT243 là bộ thu phát bốn bus có đầu ra tương thích bus 3 trạng thái không đảo chiều ở cả hướng gửi và nhận. Chúng được thiết kế cho truyền thông dữ liệu hai chiều không đồng bộ 4 dòng giữa các bus dữ liệu.Các đầu vào cho phép đầu ra (OE(—)A và OEB) có thể được sử dụng để cách ly các bus.

AiP74HC/HCT244 là bộ đệm/bộ điều khiển đường truyền 8 bit với đầu ra 3 trạng thái. Thiết bị có thể được sử dụng như hai bộ đệm 4 bit hoặc một bộ đệm 8 bit. Thiết bị có hai chân cho phép đầu ra (1OE(—) và 2OE(—)), mỗi chân điều khiển bốn trong số các đầu ra 3 trạng thái. Mức CAO trên nOE(—) khiến các đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào bao gồm các điốt kẹp cho phép sử dụng điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT244 là bộ đệm/bộ điều khiển đường truyền 8 bit với đầu ra 3 trạng thái. Thiết bị có thể được sử dụng như hai bộ đệm 4 bit hoặc một bộ đệm 8 bit. Thiết bị có hai chân cho phép đầu ra (1OE(—) và 2OE(—)), mỗi chân điều khiển bốn trong số các đầu ra 3 trạng thái. Mức CAO trên nOE(—) khiến các đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào bao gồm các điốt kẹp cho phép sử dụng điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.

IC AiP74HC245 là bộ thu phát 8 bit với đầu ra 3 trạng thái. Thiết bị có chức năng cho phép đầu ra (OE — ) và gửi/nhận (DIR) để điều khiển hướng. Mức CAO (OE —) khiến đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT247 có các đầu ra hoạt động ở mức thấp được thiết kế để điều khiển trực tiếp đèn LED cực dương chung hoặc đèn báo sợi đốt. Các mẫu hiển thị cho số lượng đầu vào BCD trên 9 là các ký hiệu duy nhất để xác thực điều kiện đầu vào.

AiP74HCT245 là bộ thu phát 8 bit với đầu ra 3 trạng thái. Thiết bị này có chức năng cho phép đầu ra (OE — ) và gửi/nhận (DIR) để điều khiển hướng.

IC AiP74HC/HCT248 có các đầu ra hoạt động ở mức thấp được thiết kế để điều khiển trực tiếp đèn LED cực âm chung hoặc đèn báo sợi đốt. Các mẫu hiển thị cho số lượng đầu vào BCD trên 9 là các ký hiệu duy nhất để xác thực điều kiện đầu vào.

AiP74HC138 giải mã ba đầu vào địa chỉ nhị phân có trọng số (A0, A1 và A2) thành tám đầu ra loại trừ lẫn nhau (Y(—)0 đến Y(—)7).

IC AiP74HC/HCT251 là một bộ ghép kênh 8 bit với tám đầu vào nhị phân (I0 đến I7), ba đầu vào chọn (S0 đến S2) và một đầu vào cho phép đầu ra (OE(—)). Các đầu vào chọn sẽ chọn một trong tám đầu vào nhị phân và dẫn tín hiệu đến các đầu ra bổ sung (Y và Y(—)). Tín hiệu CAO trên OE(—) sẽ khiến các đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Các đầu vào bao gồm các điốt kẹp cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HCT138 giải mã ba đầu vào địa chỉ nhị phân có trọng số (A0, A1 và A2) thành tám đầu ra loại trừ lẫn nhau (Y(—)0 đến Y(—)7).

IC AiP74HC/HCT251 là một bộ ghép kênh 8 bit với tám đầu vào nhị phân (I0 đến I7), ba đầu vào chọn (S0 đến S2) và một đầu vào cho phép đầu ra (OE(—)). Các đầu vào chọn sẽ chọn một trong tám đầu vào nhị phân và dẫn tín hiệu đến các đầu ra bổ sung (Y và Y(—)). Tín hiệu CAO trên OE(—) sẽ khiến các đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Các đầu vào bao gồm các điốt kẹp cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HCT597 là một thanh ghi dịch 8 bit với các flip-flop đầu vào.

IC AiP74HC/HCT259 là một mạch chốt địa chỉ 8 bit. Thiết bị này có bốn chế độ hoạt động. Ở chế độ chốt địa chỉ, dữ liệu trên đầu vào D được ghi vào chốt được địa chỉ hóa bởi các đầu vào A0 đến A3. Chốt được địa chỉ hóa sẽ theo dữ liệu đầu vào, các chốt không được địa chỉ hóa sẽ giữ nguyên trạng thái trước đó. Ở chế độ bộ nhớ, tất cả các chốt giữ nguyên trạng thái trước đó và không bị ảnh hưởng bởi dữ liệu hoặc địa chỉ đầu vào. Ở chế độ giải mã hoặc tách kênh 3 sang 8, đầu ra được địa chỉ hóa theo đầu vào D và tất cả các đầu ra khác đều ở mức THẤP. Ở chế độ đặt lại, tất cả các đầu ra đều bị buộc ở mức THẤP và không bị ảnh hưởng bởi dữ liệu hoặc địa chỉ đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để giao tiếp các đầu vào với điện áp vượt quá VCC.

AiP74HCT597 là một thanh ghi dịch 8 bit với các flip-flop đầu vào.

IC AiP74HC/HCT259 là một mạch chốt địa chỉ 8 bit. Thiết bị này có bốn chế độ hoạt động. Ở chế độ chốt địa chỉ, dữ liệu trên đầu vào D được ghi vào chốt được địa chỉ hóa bởi các đầu vào A0 đến A3. Chốt được địa chỉ hóa sẽ theo dữ liệu đầu vào, các chốt không được địa chỉ hóa sẽ giữ nguyên trạng thái trước đó. Ở chế độ bộ nhớ, tất cả các chốt giữ nguyên trạng thái trước đó và không bị ảnh hưởng bởi dữ liệu hoặc địa chỉ đầu vào. Ở chế độ giải mã hoặc tách kênh 3 sang 8, đầu ra được địa chỉ hóa theo đầu vào D và tất cả các đầu ra khác đều ở mức THẤP. Ở chế độ đặt lại, tất cả các đầu ra đều bị buộc ở mức THẤP và không bị ảnh hưởng bởi dữ liệu hoặc địa chỉ đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để giao tiếp các đầu vào với điện áp vượt quá VCC.

AiP74HC là một cổng NOR 2 đầu vào bốn kênh. Các đầu vào bao gồm các điốt kẹp.

IC AiP74HC/HCT266 chứa bốn cổng XNOR 2 đầu vào độc lập với đầu ra kiểu cực thu hở.

AiP74HCT02 là một cổng NOR 2 đầu vào bốn kênh. Các đầu vào bao gồm các điốt kẹp.

IC AiP74HC/HCT266 chứa bốn cổng XNOR 2 đầu vào độc lập với đầu ra kiểu cực thu hở.

Cái AiP74HC166 là một thanh ghi dịch nối tiếp hoặc song song đầu vào/nối tiếp 8 bit.

AiP74HC/HCT273 là một flip-flop D tám kênh kích hoạt cạnh dương. Thiết bị này có các đầu vào xung nhịp (CP) và thiết lập lại chính (MR(—)). Các đầu ra Qn sẽ đảm nhận trạng thái của các đầu vào Dn tương ứng đáp ứng các yêu cầu về thời gian thiết lập và giữ trong quá trình chuyển đổi từ THẤP sang CAO của xung nhịp (CP). Tín hiệu THẤP trên MR(—) buộc các đầu ra ở mức THẤP độc lập với đầu vào xung nhịp và dữ liệu. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

Cái AiPHCT166 là một thanh ghi dịch nối tiếp hoặc song song đầu vào/nối tiếp 8 bit.

AiP74HC/HCT273 là một flip-flop D tám kênh kích hoạt cạnh dương. Thiết bị này có các đầu vào xung nhịp (CP) và thiết lập lại chính (MR(—)). Các đầu ra Qn sẽ đảm nhận trạng thái của các đầu vào Dn tương ứng đáp ứng các yêu cầu về thời gian thiết lập và giữ trong quá trình chuyển đổi từ THẤP sang CAO của xung nhịp (CP). Tín hiệu THẤP trên MR(—) buộc các đầu ra ở mức THẤP độc lập với đầu vào xung nhịp và dữ liệu. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

Cái AiP74HCT123 là các thiết bị CMOS cổng Si tốc độ cao và có chân cắm tương thích. Với giao tiếp TTL Schottky công suất thấp (LSTTL).

AiP74HC/HCT279 là một bộ chốt RS bốn kênh.

Cái AiP74HC123 là các thiết bị CMOS cổng Si tốc độ cao và có chân cắm tương thích. Với giao tiếp TTL Schottky công suất thấp (LSTTL).

AiP74HC/HCT279 là một bộ chốt RS bốn kênh.

AiP74HC125 là bộ đệm/trình điều khiển đường truyền bốn kênh với đầu ra 3 trạng thái được điều khiển bởi các đầu vào cho phép đầu ra (n).OE(—)).

IC AiP74HC/HCT280 là bộ tạo hoặc kiểm tra chẵn lẻ 9 bit. Cả đầu ra chẵn lẻ và lẻ đều có sẵn. Đầu ra chẵn lẻ (PE) ở mức CAO khi có số lượng chẵn các đầu vào dữ liệu (I0 đến I8) ở mức CAO. Đầu ra lẻ (PO) ở mức CAO khi có số lượng lẻ các đầu vào dữ liệu ở mức CAO. Việc mở rộng lên kích thước từ lớn hơn được thực hiện bằng cách nối các đầu ra chẵn (PE) của tối đa chín thiết bị song song với các đầu vào dữ liệu của giai đoạn cuối. Các đầu vào bao gồm các điốt kẹp. Nó cho phép sử dụng các điện trở giới hạn dòng điện để giao tiếp các đầu vào với điện áp vượt quá VCC.

AiP74HCT125 là bộ đệm/trình điều khiển đường truyền bốn kênh với đầu ra 3 trạng thái được điều khiển bởi các đầu vào cho phép đầu ra (n).OE(—)).

IC AiP74HC/HCT280 là bộ tạo hoặc kiểm tra chẵn lẻ 9 bit. Cả đầu ra chẵn lẻ và lẻ đều có sẵn. Đầu ra chẵn lẻ (PE) ở mức CAO khi có số lượng chẵn các đầu vào dữ liệu (I0 đến I8) ở mức CAO. Đầu ra lẻ (PO) ở mức CAO khi có số lượng lẻ các đầu vào dữ liệu ở mức CAO. Việc mở rộng lên kích thước từ lớn hơn được thực hiện bằng cách nối các đầu ra chẵn (PE) của tối đa chín thiết bị song song với các đầu vào dữ liệu của giai đoạn cuối. Các đầu vào bao gồm các điốt kẹp. Nó cho phép sử dụng các điện trở giới hạn dòng điện để giao tiếp các đầu vào với điện áp vượt quá VCC.

AiP74HC390 là bộ đếm gợn sóng thập phân kép 4 bit được chia thành bốn phần được điều khiển bằng xung nhịp riêng biệt.

IC AiP74HC/HCT283 cộng hai từ nhị phân 4 bit (An cộng Bn) với bit nhớ đầu vào (CIN). Tổng nhị phân xuất hiện trên các đầu ra tổng (S1 đến S4) và bit nhớ đầu ra (COUT) theo phương trình:CIN+(A1+B1)+2(A2+B2)+4(A3+B3)+8(A4+B4)==S1+2S2+4S3+8S4+16COUTTrong đó (+) = dấu cộng.Do tính đối xứng của hàm cộng nhị phân, AiP74HC/HCT283 có thể được sử dụng với tất cả các toán hạng ở mức CAO (logic dương) hoặc tất cả các toán hạng ở mức THẤP (logic âm). Trong trường hợp tất cả các toán hạng ở mức THẤP, kết quả S1 đến S4 và COUT cũng phải được hiểu là ở mức THẤP. Với các đầu vào ở mức CAO, CIN phải được giữ ở mức THẤP khi không có tín hiệu nhớ. Việc hoán đổi các đầu vào có cùng trọng số không ảnh hưởng đến hoạt động, do đó CIN, A1, B1 có thể được gán tùy ý cho các chân 5, 6, 7, v.v.

AiP74HCT390 là bộ đếm gợn sóng thập phân kép 4 bit được chia thành bốn phần được điều khiển bằng xung nhịp riêng biệt.

IC AiP74HC/HCT283 cộng hai từ nhị phân 4 bit (An cộng Bn) với bit nhớ đầu vào (CIN). Tổng nhị phân xuất hiện trên các đầu ra tổng (S1 đến S4) và bit nhớ đầu ra (COUT) theo phương trình:CIN+(A1+B1)+2(A2+B2)+4(A3+B3)+8(A4+B4)==S1+2S2+4S3+8S4+16COUTTrong đó (+) = dấu cộng.Do tính đối xứng của hàm cộng nhị phân, AiP74HC/HCT283 có thể được sử dụng với tất cả các toán hạng ở mức CAO (logic dương) hoặc tất cả các toán hạng ở mức THẤP (logic âm). Trong trường hợp tất cả các toán hạng ở mức THẤP, kết quả S1 đến S4 và COUT cũng phải được hiểu là ở mức THẤP. Với các đầu vào ở mức CAO, CIN phải được giữ ở mức THẤP khi không có tín hiệu nhớ. Việc hoán đổi các đầu vào có cùng trọng số không ảnh hưởng đến hoạt động, do đó CIN, A1, B1 có thể được gán tùy ý cho các chân 5, 6, 7, v.v.

AiP74HC157 là bộ ghép kênh 2 đầu vào bốn kênh, chọn 4 bit dữ liệu từ hai nguồn dưới sự điều khiển của một đầu vào chọn dữ liệu chung (S).

AiP74HC/HCT365 là một bộ đệm/trình điều khiển đường truyền sáu kênh với đầu ra 3 trạng thái được điều khiển bởi các đầu vào cho phép đầu ra (OE(—)n). Mức CAO trên OE(—)n khiến đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.

AiP74HCT157 là bộ ghép kênh 2 đầu vào bốn kênh, chọn 4 bit dữ liệu từ hai nguồn dưới sự điều khiển của một đầu vào chọn dữ liệu chung (S).

AiP74HC/HCT365 là một bộ đệm/trình điều khiển đường truyền sáu kênh với đầu ra 3 trạng thái được điều khiển bởi các đầu vào cho phép đầu ra (OE(—)n). Mức CAO trên OE(—)n khiến đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.

AiP74HC164 là một thanh ghi dịch nối tiếp đầu vào/song song đầu ra 8 bit. e AiP74HC/HCT164 là một thanh ghi dịch nối tiếp/song song 8 bit. Thiết bị này có hai cổng dữ liệu nối tiếp.Đầu vào (DSA và DSB), tám đầu ra dữ liệu song song (Q0 đến Q7). Đầu vào (DSA và DSB), tám đầu ra dữ liệu song song (Q0 đến Q7).

AiP74HC/HCT366 là một bộ đệm/trình điều khiển đường truyền đảo sáu kênh với đầu ra 3 trạng thái được điều khiển bởi các đầu vào cho phép đầu ra (OE(—)n). Mức CAO trên OE(—)n khiến đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.

AiP74HCT164 là một thanh ghi dịch nối tiếp đầu vào/song song đầu ra 8 bit.

AiP74HC/HCT366 là một bộ đệm/trình điều khiển đường truyền đảo sáu kênh với đầu ra 3 trạng thái được điều khiển bởi các đầu vào cho phép đầu ra (OE(—)n). Mức CAO trên OE(—)n khiến đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.

IC AiP74HC48 có đầu ra mức thấp chủ động được thiết kế để điều khiển trực tiếp đèn LED cực dương chung hoặc đèn báo sợi đốt.

AiP74HC/HCT367 là một bộ đệm/trình điều khiển đường truyền sáu kênh với đầu ra 3 trạng thái được điều khiển bởi các đầu vào cho phép đầu ra (nOE(—)). Mức CAO trên nOE(—) khiến đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT367 là một bộ đệm/trình điều khiển đường truyền sáu kênh với đầu ra 3 trạng thái được điều khiển bởi các đầu vào cho phép đầu ra (nOE(—)). Mức CAO trên nOE(—) khiến đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT237 là bộ giải mã, phân kênh 3 sang 8 dòng với các chốt tại ba đầu vào địa chỉ (An).

AiP74HC/HCT373 là một mạch chốt trong suốt loại D tám chân với đầu ra 3 trạng thái. Thiết bị có các đầu vào cho phép chốt (LE) và cho phép đầu ra (OE(—)). Khi LE ở mức CAO, dữ liệu ở các đầu vào sẽ đi vào các mạch chốt. Trong điều kiện này, các mạch chốt ở trạng thái trong suốt, đầu ra của mạch chốt sẽ thay đổi mỗi khi đầu vào D tương ứng thay đổi. Khi LE ở mức THẤP, các mạch chốt sẽ lưu trữ thông tin có mặt ở các đầu vào trong khoảng thời gian thiết lập trước khi LE chuyển từ mức CAO xuống mức THẤP. Mức CAO trên OE(—) khiến các đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Hoạt động của đầu vào OE(—) không ảnh hưởng đến trạng thái của các mạch chốt. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HCT237 là bộ giải mã, phân kênh 3 sang 8 dòng với các chốt tại ba đầu vào địa chỉ (An).

AiP74HC/HCT373 là một mạch chốt trong suốt loại D tám chân với đầu ra 3 trạng thái. Thiết bị có các đầu vào cho phép chốt (LE) và cho phép đầu ra (OE(—)). Khi LE ở mức CAO, dữ liệu ở các đầu vào sẽ đi vào các mạch chốt. Trong điều kiện này, các mạch chốt ở trạng thái trong suốt, đầu ra của mạch chốt sẽ thay đổi mỗi khi đầu vào D tương ứng thay đổi. Khi LE ở mức THẤP, các mạch chốt sẽ lưu trữ thông tin có mặt ở các đầu vào trong khoảng thời gian thiết lập trước khi LE chuyển từ mức CAO xuống mức THẤP. Mức CAO trên OE(—) khiến các đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Hoạt động của đầu vào OE(—) không ảnh hưởng đến trạng thái của các mạch chốt. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

Bộ giải mã AiP74HC/HCT238 giải mã ba đầu vào địa chỉ nhị phân có trọng số (A0, A1 và A2) thành tám đầu ra loại trừ lẫn nhau (Y0 đến Y7).

AiP74HC/HCT374 là một flip-flop D tám kênh kích hoạt cạnh dương với 3 trạng thái đầu ra. Thiết bị này có các đầu vào xung nhịp (CP) và cho phép đầu ra (OE(—)). Các flip-flop sẽ lưu trữ trạng thái của các đầu vào D riêng lẻ đáp ứng các yêu cầu về thời gian thiết lập và giữ khi chuyển đổi từ mức THẤP sang mức CAO của xung nhịp (CP). Mức CAO trên OE(—) khiến các đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Hoạt động của đầu vào OE(—) không ảnh hưởng đến trạng thái của các flip-flop. Các đầu vào cũng bao gồm các diode kẹp, điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.AiP74HCT374 có mức ngưỡng đầu vào thấp hơn để cho phép giao tiếp với các mức logic TTL.

Bộ giải mã AiP74HC/HCT238 giải mã ba đầu vào địa chỉ nhị phân có trọng số (A0, A1 và A2) thành tám đầu ra loại trừ lẫn nhau (Y0 đến Y7).

AiP74HC/HCT374 là một flip-flop D tám kênh kích hoạt cạnh dương với 3 trạng thái đầu ra. Thiết bị này có các đầu vào xung nhịp (CP) và cho phép đầu ra (OE(—)). Các flip-flop sẽ lưu trữ trạng thái của các đầu vào D riêng lẻ đáp ứng các yêu cầu về thời gian thiết lập và giữ khi chuyển đổi từ mức THẤP sang mức CAO của xung nhịp (CP). Mức CAO trên OE(—) khiến các đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Hoạt động của đầu vào OE(—) không ảnh hưởng đến trạng thái của các flip-flop. Các đầu vào cũng bao gồm các diode kẹp, điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.AiP74HCT374 có mức ngưỡng đầu vào thấp hơn để cho phép giao tiếp với các mức logic TTL.

AiP74HC257 là bộ ghép kênh 2 đầu vào bốn kênh với đầu ra 3 trạng thái.

AiP74HC/HCT393 là bộ đếm nhị phân gợn sóng kép 4 tầng.

AiP74HC/HCT257 là bộ ghép kênh 2 đầu vào bốn kênh với đầu ra 3 trạng thái.

AiP74HC/HCT393 là bộ đếm nhị phân gợn sóng kép 4 tầng.

AiP74HC/HCT540 là bộ đệm/bộ điều khiển đường truyền đảo 8 bit với đầu ra 3 trạng thái. Thiết bị có hai chân cho phép đầu ra (OE(—)1 và OE(—)2). Mức CAO trên OE(—)n làm cho đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT540 là bộ đệm/bộ điều khiển đường truyền đảo 8 bit với đầu ra 3 trạng thái. Thiết bị có hai chân cho phép đầu ra (OE(—)1 và OE(—)2). Mức CAO trên OE(—)n làm cho đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT541 là một bộ đệm/trình điều khiển đường truyền không đảo tám kênh với đầu ra 3 trạng thái. Thiết bị có hai chân cho phép đầu ra (OE(—)1 và OE(—)2). Mức CAO trên OE(—)n làm cho đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào bao gồm các điốt kẹp cho phép sử dụng điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT541 là một bộ đệm/trình điều khiển đường truyền không đảo tám kênh với đầu ra 3 trạng thái. Thiết bị có hai chân cho phép đầu ra (OE(—)1 và OE(—)2). Mức CAO trên OE(—)n làm cho đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào bao gồm các điốt kẹp cho phép sử dụng điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT563 là một mạch chốt trong suốt loại D 8 bit với đầu ra đảo 3 trạng thái. Thiết bị có các đầu vào cho phép chốt (LE) và cho phép đầu ra (OE(—)). Khi LE ở mức CAO, dữ liệu ở các đầu vào sẽ đi vào các mạch chốt. Trong điều kiện này, các mạch chốt ở trạng thái trong suốt, đầu ra của mạch chốt sẽ thay đổi mỗi khi đầu vào D tương ứng thay đổi. Khi LE ở mức THẤP, các mạch chốt sẽ lưu trữ thông tin có mặt ở các đầu vào trong khoảng thời gian thiết lập trước khi LE chuyển từ mức CAO xuống mức THẤP. Mức CAO trên OE(—) khiến các đầu ra ở trạng thái TẮT với trở kháng cao. Hoạt động của đầu vào OE(—) không ảnh hưởng đến trạng thái của các mạch chốt. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT563 là một mạch chốt trong suốt loại D 8 bit với đầu ra đảo 3 trạng thái. Thiết bị có các đầu vào cho phép chốt (LE) và cho phép đầu ra (OE(—)). Khi LE ở mức CAO, dữ liệu ở các đầu vào sẽ đi vào các mạch chốt. Trong điều kiện này, các mạch chốt ở trạng thái trong suốt, đầu ra của mạch chốt sẽ thay đổi mỗi khi đầu vào D tương ứng thay đổi. Khi LE ở mức THẤP, các mạch chốt sẽ lưu trữ thông tin có mặt ở các đầu vào trong khoảng thời gian thiết lập trước khi LE chuyển từ mức CAO xuống mức THẤP. Mức CAO trên OE(—) khiến các đầu ra ở trạng thái TẮT với trở kháng cao. Hoạt động của đầu vào OE(—) không ảnh hưởng đến trạng thái của các mạch chốt. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT573 là một mạch chốt trong suốt loại D 8 bit với đầu ra 3 trạng thái. Thiết bị có các đầu vào cho phép chốt (LE) và cho phép đầu ra (OE(—)). Khi LE ở mức CAO, dữ liệu ở các đầu vào sẽ đi vào các mạch chốt. Trong điều kiện này, các mạch chốt ở trạng thái trong suốt, đầu ra của mạch chốt sẽ thay đổi mỗi khi đầu vào D tương ứng thay đổi. Khi LE ở mức THẤP, các mạch chốt sẽ lưu trữ thông tin có mặt ở các đầu vào trong khoảng thời gian thiết lập trước khi LE chuyển từ mức CAO xuống mức THẤP. Mức CAO trên OE(—) khiến các đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Hoạt động của đầu vào OE(—) không ảnh hưởng đến trạng thái của các mạch chốt. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT573 là một mạch chốt trong suốt loại D 8 bit với đầu ra 3 trạng thái. Thiết bị có các đầu vào cho phép chốt (LE) và cho phép đầu ra (OE(—)). Khi LE ở mức CAO, dữ liệu ở các đầu vào sẽ đi vào các mạch chốt. Trong điều kiện này, các mạch chốt ở trạng thái trong suốt, đầu ra của mạch chốt sẽ thay đổi mỗi khi đầu vào D tương ứng thay đổi. Khi LE ở mức THẤP, các mạch chốt sẽ lưu trữ thông tin có mặt ở các đầu vào trong khoảng thời gian thiết lập trước khi LE chuyển từ mức CAO xuống mức THẤP. Mức CAO trên OE(—) khiến các đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Hoạt động của đầu vào OE(—) không ảnh hưởng đến trạng thái của các mạch chốt. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT574 là một flip-flop D tám kênh kích hoạt cạnh dương với 3 trạng thái đầu ra. Thiết bị này có các đầu vào xung nhịp (CP) và cho phép đầu ra (OE(—)). Mức CAO trên OE(—) làm cho các đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Hoạt động của đầu vào OE(—) không ảnh hưởng đến trạng thái của các flip-flop.

AiP74HC/HCT574 là một flip-flop D tám kênh kích hoạt cạnh dương với 3 trạng thái đầu ra. Thiết bị này có các đầu vào xung nhịp (CP) và cho phép đầu ra (OE(—)). Mức CAO trên OE(—) làm cho các đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Hoạt động của đầu vào OE(—) không ảnh hưởng đến trạng thái của các flip-flop.

Thiết bị AiP74HC589 bao gồm một mạch chốt lưu trữ 8 bit cung cấp dữ liệu song song cho một thanh ghi dịch 8 bit. Các đầu vào bao gồm các điốt kẹp. Nó cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC 74HC594/74HCT594 là một thanh ghi dịch 8 bit có chức năng nhận tín hiệu nối tiếp vào/nối tiếp hoặc song song ra, kèm theo một thanh ghi lưu trữ.

AiP74HC/HCT595 là một thanh ghi dịch nối tiếp 8 bit đầu vào/nối tiếp hoặc song song đầu ra với một thanh ghi lưu trữ và 3 đầu ra trạng thái. Cả thanh ghi dịch và thanh ghi lưu trữ đều có xung nhịp riêng biệt. Thiết bị có một đầu vào nối tiếp (DS) và một đầu ra nối tiếp (Q7S) để cho phép ghép nối tiếp và một đầu vào đặt lại không đồng bộ MR(—). Mức THẤP trên MR(—) sẽ đặt lại thanh ghi dịch. Dữ liệu được dịch chuyển trên các chuyển đổi từ THẤP sang CAO của đầu vào SHCP. Dữ liệu trong thanh ghi dịch được chuyển đến thanh ghi lưu trữ trên chuyển đổi từ THẤP sang CAO của đầu vào STCP. Nếu cả hai xung nhịp được kết nối với nhau, thanh ghi dịch sẽ luôn đi trước thanh ghi lưu trữ một xung nhịp. Dữ liệu trong thanh ghi lưu trữ xuất hiện ở đầu ra bất cứ khi nào đầu vào cho phép đầu ra (OE(—)) ở mức THẤP. Mức CAO trên OE(—) làm cho các đầu ra ở trạng thái TẮT với trở kháng cao. Hoạt động của đầu vào OE(—) không ảnh hưởng đến trạng thái của các thanh ghi. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AIP74HC4017 là bộ đếm thập phân Johnson 5 tầng với mười đầu ra hoạt động mức CAO được giải mã không có xung nhiễu (Q0 đến Q9), một đầu ra mang hoạt động mức THẤP từ flip-flop quan trọng nhất (Q5-9), các đầu vào xung nhịp hoạt động mức CAO và mức THẤP (CP0, CP-1) và một đầu vào đặt lại chủ không đồng bộ ghi đè (MR).

AiP74HC4040/HCT4040 là bộ đếm gợn sóng nhị phân 12 tầng với đầu vào xung nhịp (CP), đầu vào thiết lập lại chủ không đồng bộ ghi đè (MR) và mười hai đầu ra song song (Q0 đến Q11). Các đầu vào bao gồm các điốt kẹp cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC4040/HCT4040 là bộ đếm gợn sóng nhị phân 12 tầng với đầu vào xung nhịp (CP), đầu vào thiết lập lại chủ không đồng bộ ghi đè (MR) và mười hai đầu ra song song (Q0 đến Q11). Các đầu vào bao gồm các điốt kẹp cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT7266 cung cấp chức năng XOR (không có cổng logic) với mạch đẩy kéo chủ động. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT7266 cung cấp chức năng XOR (không có cổng logic) với mạch đẩy kéo chủ động. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT40103 là một bộ đếm giảm đồng bộ 8 bit. Nó có các đầu vào điều khiển để bật hoặc tắt xung nhịp (CP), để xóa bộ đếm về số đếm tối đa và để thiết lập trước bộ đếm một cách đồng bộ hoặc không đồng bộ. Trong hoạt động bình thường, bộ đếm giảm đi một đơn vị trên mỗi lần chuyển tiếp dương của xung nhịp (CP). Việc đếm bị vô hiệu hóa khi đầu vào cho phép thiết lập cuối ( ) ở mức CAO. Đầu ra đếm cuối ( ) chuyển xuống mức THẤP khi số đếm đạt đến 0 nếu ở mức THẤP, và duy trì ở mức THẤP trong một chu kỳ xung nhịp đầy đủ. Khi đầu vào cho phép thiết lập trước đồng bộ ( ) ở mức THẤP, dữ liệu tại đầu vào jam (P0 đến P7) được đưa vào bộ đếm trên lần chuyển tiếp dương tiếp theo của xung nhịp bất kể trạng thái của . Khi đầu vào cho phép thiết lập trước không đồng bộ ( ) ở mức THẤP, dữ liệu tại đầu vào jam (P0 đến P7) được đưa vào bộ đếm một cách không đồng bộ bất kể trạng thái của , , hoặc CP. Các đầu vào jam (P0 đến P7) đại diện cho một từ nhị phân 8 bit duy nhất. Khi đầu vào thiết lập lại chính ( ) ở mức THẤP, bộ đếm sẽ được xóa không đồng bộ về số đếm tối đa (thập phân 255) bất kể trạng thái của bất kỳ đầu vào nào khác. Nếu tất cả các đầu vào điều khiển ngoại trừ đều ở mức CAO tại thời điểm đếm về 0, bộ đếm sẽ nhảy đến số đếm tối đa, tạo ra một chuỗi đếm dài 256 xung nhịp. Thiết bị có thể được ghép nối tiếp bằng cách sử dụng đầu vào và đầu ra TC, ở chế độ đồng bộ hoặc chế độ gợn sóng. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để giao tiếp các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT40103 là một bộ đếm giảm đồng bộ 8 bit. Nó có các đầu vào điều khiển để bật hoặc tắt xung nhịp (CP), để xóa bộ đếm về số đếm tối đa và để thiết lập trước bộ đếm một cách đồng bộ hoặc không đồng bộ. Trong hoạt động bình thường, bộ đếm giảm đi một đơn vị trên mỗi lần chuyển tiếp dương của xung nhịp (CP). Việc đếm bị vô hiệu hóa khi đầu vào cho phép thiết lập cuối ( ) ở mức CAO. Đầu ra đếm cuối ( ) chuyển xuống mức THẤP khi số đếm đạt đến 0 nếu ở mức THẤP, và duy trì ở mức THẤP trong một chu kỳ xung nhịp đầy đủ. Khi đầu vào cho phép thiết lập trước đồng bộ ( ) ở mức THẤP, dữ liệu tại đầu vào jam (P0 đến P7) được đưa vào bộ đếm trên lần chuyển tiếp dương tiếp theo của xung nhịp bất kể trạng thái của . Khi đầu vào cho phép thiết lập trước không đồng bộ ( ) ở mức THẤP, dữ liệu tại đầu vào jam (P0 đến P7) được đưa vào bộ đếm một cách không đồng bộ bất kể trạng thái của , , hoặc CP. Các đầu vào jam (P0 đến P7) đại diện cho một từ nhị phân 8 bit duy nhất. Khi đầu vào thiết lập lại chính ( ) ở mức THẤP, bộ đếm sẽ được xóa không đồng bộ về số đếm tối đa (thập phân 255) bất kể trạng thái của bất kỳ đầu vào nào khác. Nếu tất cả các đầu vào điều khiển ngoại trừ đều ở mức CAO tại thời điểm đếm về 0, bộ đếm sẽ nhảy đến số đếm tối đa, tạo ra một chuỗi đếm dài 256 xung nhịp. Thiết bị có thể được ghép nối tiếp bằng cách sử dụng đầu vào và đầu ra TC, ở chế độ đồng bộ hoặc chế độ gợn sóng. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để giao tiếp các đầu vào với điện áp vượt quá VCC.

AiP74HC1G126 và AiP74HCT1G126 là bộ đệm/bộ điều khiển đường truyền không đảo với đầu ra 3 trạng thái..

AiP74HC/HCT00 là một cổng NAND 2 đầu vào bốn kênh. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT00 là một cổng NAND 2 đầu vào bốn kênh. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT01 chứa bốn cổng NAND 2 đầu vào độc lập với đầu ra kiểu open-drain.

AiP74HC/HCT01 chứa bốn cổng NAND 2 đầu vào độc lập với đầu ra kiểu open-drain.

AiP74HC/HCT03 là một cổng NAND 2 đầu vào bốn kênh với đầu ra kiểu open-drain. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT03 là một cổng NAND 2 đầu vào bốn kênh với đầu ra kiểu open-drain. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT04 là một mạch đảo sáu cổng. Các đầu vào bao gồm các điốt kẹp cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT04 là một mạch đảo sáu cổng. Các đầu vào bao gồm các điốt kẹp cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT05 chứa sáu bộ đảo. Các đầu ra của AiP74HC/HCT05 là loại open-drain và có thể được kết nối với các đầu ra open-drain khác để thực hiện các chức năng OR có dây tích cực mức thấp hoặc AND có dây tích cực mức cao. Các đầu ra open-drain yêu cầu điện trở kéo lên để hoạt động chính xác.

IC AiP74HC/HCT05 chứa sáu bộ đảo. Các đầu ra của AiP74HC/HCT05 là loại open-drain và có thể được kết nối với các đầu ra open-drain khác để thực hiện các chức năng OR có dây tích cực mức thấp hoặc AND có dây tích cực mức cao. Các đầu ra open-drain yêu cầu điện trở kéo lên để hoạt động chính xác.

IC AiP74HC/HCT06 chứa sáu bộ đảo. Đầu ra của AiP74HC/HCT06 là loại open-drain. Đầu ra open-drain yêu cầu điện trở kéo lên để hoạt động chính xác.

IC AiP74HC/HCT07 chứa sáu bộ đệm. Các đầu ra của AiP74HC/HCT07 là loại open-drain và có thể được kết nối với các đầu ra open-drain khác để thực hiện các chức năng OR có dây tích cực mức thấp hoặc AND có dây tích cực mức cao. Các đầu ra open-drain yêu cầu điện trở kéo lên để hoạt động chính xác.

IC AiP74HC/HCT07 chứa sáu bộ đệm. Các đầu ra của AiP74HC/HCT07 là loại open-drain và có thể được kết nối với các đầu ra open-drain khác để thực hiện các chức năng OR có dây tích cực mức thấp hoặc AND có dây tích cực mức cao. Các đầu ra open-drain yêu cầu điện trở kéo lên để hoạt động chính xác.

AiP74HC/HCT08 là một cổng AND bốn đầu vào 2 chân. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT08 là một cổng AND bốn đầu vào 2 chân. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT10 là một cổng NAND ba đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT10 là một cổng NAND ba đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT11 là cổng AND ba đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC. Mức đầu vào:Đối với AiP74HC11: Mức CMOSĐối với AiP74HCT11: Mức TTL  Được chỉ định trong khoảng nhiệt độ từ -40℃ đến +125℃  Thông tin đóng gói: DIP14/SOP14/TSSOP14

AiP74HC/HCT11 là một cổng AND ba đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT13 cung cấp hai cổng NAND 4 đầu vào với đầu vào kích hoạt Schmitt.

AiP74HC/HCT13 cung cấp hai cổng NAND 4 đầu vào với đầu vào kích hoạt Schmitt.

IC AiP74HC/HCT14 là một mạch đảo sáu cổng với đầu vào Schmitt-trigger. Thiết bị này có mức ngưỡng đầu vào thấp hơn để cho phép giao tiếp với các mức logic TTL. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để giao tiếp đầu vào với điện áp vượt quá VCC. Đầu vào Schmitt trigger chuyển đổi các tín hiệu đầu vào thay đổi chậm thành các tín hiệu đầu ra sắc nét, không bị nhiễu.

IC AiP74HC/HCT14 là một mạch đảo sáu cổng với đầu vào Schmitt-trigger. Thiết bị này có mức ngưỡng đầu vào thấp hơn để cho phép giao tiếp với các mức logic TTL. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để giao tiếp đầu vào với điện áp vượt quá VCC. Đầu vào Schmitt trigger chuyển đổi các tín hiệu đầu vào thay đổi chậm thành các tín hiệu đầu ra sắc nét, không bị nhiễu.

AiP74HC/HCT20 là một cổng NAND kép 4 đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT20 là một cổng NAND kép 4 đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT21 cung cấp chức năng AND 4 đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT21 cung cấp chức năng AND 4 đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT27 là một cổng NOR ba đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT27 là một cổng NOR ba đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT30 là một cổng NAND 8 đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT30 là một cổng NAND 8 đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT32 là một cổng logic OR bốn đầu vào với 2 chân. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT32 là một cổng logic OR bốn đầu vào với 2 chân. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT42 là bộ giải mã BCD sang thập phân 1/10. Nó nhận bốn đầu vào BCD (0A đến 3A) và cung cấp mười đầu ra loại trừ lẫn nhau (0Y(—) đến 9Y(—)). Thiết kế logic đảm bảo tất cả các đầu ra đều ở mức CAO khi các mã nhị phân lớn hơn chín được áp dụng vào đầu vào. Đầu vào quan trọng nhất (3A) tạo ra một chức năng ngăn chặn hữu ích khi thiết bị được sử dụng như một bộ giải mã 1/8. Đầu vào 3A cũng có thể được sử dụng làm đầu vào dữ liệu trong ứng dụng bộ tách kênh 8 đầu ra. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT42 là bộ giải mã BCD sang thập phân 1/10. Nó nhận bốn đầu vào BCD (0A đến 3A) và cung cấp mười đầu ra loại trừ lẫn nhau (0Y(—) đến 9Y(—)). Thiết kế logic đảm bảo tất cả các đầu ra đều ở mức CAO khi các mã nhị phân lớn hơn chín được áp dụng vào đầu vào. Đầu vào quan trọng nhất (3A) tạo ra một chức năng ngăn chặn hữu ích khi thiết bị được sử dụng như một bộ giải mã 1/8. Đầu vào 3A cũng có thể được sử dụng làm đầu vào dữ liệu trong ứng dụng bộ tách kênh 8 đầu ra. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT47 có các đầu ra hoạt động ở mức thấp được thiết kế để điều khiển trực tiếp đèn LED cực dương chung hoặc đèn báo sợi đốt. Các mẫu hiển thị cho số lượng đầu vào BCD trên 9 là các ký hiệu duy nhất để xác thực điều kiện đầu vào.

AiP74HC/HCT73 là bộ lật JK kích hoạt cạnh âm kép với các đầu vào J, K, xung nhịp (nCP(—)) và đặt lại (nR(—)) riêng biệt; cũng như các đầu ra Q và Q(—) bổ sung.

AiP74HC/HCT73 là bộ lật JK kích hoạt cạnh âm kép với các đầu vào J, K, xung nhịp (nCP(—)) và đặt lại (nR(—)) riêng biệt; cũng như các đầu ra Q và Q(—) bổ sung.

AiP74HC/HCT74 là loại flip-flop D kích hoạt cạnh dương kép. Chúng có các đầu vào dữ liệu (nD), xung nhịp (nCP), thiết lập (nS(—)D) và đặt lại (nR(—)D) riêng biệt, và các đầu ra nQ và nQ(—) bổ sung. Dữ liệu tại đầu vào nD, đáp ứng yêu cầu thời gian thiết lập và giữ trong quá trình chuyển đổi xung nhịp từ THẤP sang CAO, được lưu trữ trong flip-flop và xuất hiện tại đầu ra nQ. Hoạt động kích hoạt Schmitt ở đầu vào xung nhịp làm cho mạch có khả năng chịu đựng cao đối với thời gian tăng và giảm xung nhịp chậm hơn. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT74 là loại flip-flop D kích hoạt cạnh dương kép. Chúng có các đầu vào dữ liệu (nD), xung nhịp (nCP), thiết lập (nS(—)D) và đặt lại (nR(—)D) riêng biệt, và các đầu ra nQ và nQ(—) bổ sung. Dữ liệu tại đầu vào nD, đáp ứng yêu cầu thời gian thiết lập và giữ trong quá trình chuyển đổi xung nhịp từ THẤP sang CAO, được lưu trữ trong flip-flop và xuất hiện tại đầu ra nQ. Hoạt động kích hoạt Schmitt ở đầu vào xung nhịp làm cho mạch có khả năng chịu đựng cao đối với thời gian tăng và giảm xung nhịp chậm hơn. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT76 là mạch lật JK kép (có chức năng đặt trước và xóa).

AiP74HC/HCT76 là mạch lật JK kép (có chức năng đặt trước và xóa).

AiP74HC/HCT85 là bộ so sánh độ lớn 4 bit có thể mở rộng đến hầu hết mọi độ dài. Chúng thực hiện so sánh hai mã nhị phân 4 bit, mã BCD hoặc các mã đơn điệu khác và đưa ra ba kết quả độ lớn có thể có ở đầu ra (QA>B, QA=B và QA > B).B, IA=B và IAB, QA=B và QA.

AiP74HC/HCT85 là bộ so sánh độ lớn 4 bit có thể mở rộng đến hầu hết mọi độ dài. Chúng thực hiện so sánh hai mã nhị phân 4 bit, mã BCD hoặc các mã đơn điệu khác và đưa ra ba kết quả độ lớn có thể có ở đầu ra (QA>B, QA=B và QA > B).B, IA=B và IAB, QA=B và QA.

IC AiP74HC/HCT86 là cổng logic XOR 2 đầu vào bốn cực. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT86 là cổng logic XOR 2 đầu vào bốn cực. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT86 là cổng logic XOR 2 đầu vào bốn cực. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT93 là bộ đếm nhị phân 4 bit dạng gợn sóng.

AiP74HC/HCT93 là bộ đếm nhị phân 4 bit dạng gợn sóng.

AiP74HC/HCT95 là một thanh ghi dịch song song 4 bit.

AiP74HC/HCT95 là một thanh ghi dịch song song 4 bit.

AiP74HC/HCT107 là bộ lật JK kích hoạt cạnh âm kép với các đầu vào J, K, xung nhịp (nCP(—)) và đặt lại (nR(—)) riêng biệt; cũng như các đầu ra Q và Q(—) bổ sung.

AiP74HC/HCT107 là bộ lật JK kích hoạt cạnh âm kép với các đầu vào J, K, xung nhịp (nCP(—)) và đặt lại (nR(—)) riêng biệt; cũng như các đầu ra Q và Q(—) bổ sung.

AiP74HC/HCT112 là một flip-flop JK kích hoạt cạnh âm kép.

AiP74HC/HCT112 là một flip-flop JK kích hoạt cạnh âm kép.

IC AiP74HC/HCT126 là một bộ đệm/bộ điều khiển đường truyền bốn kênh với đầu ra 3 trạng thái được điều khiển bởi các đầu vào cho phép đầu ra (nOE). Mức THẤP trên nOE khiến đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT126 là một bộ đệm/bộ điều khiển đường truyền bốn kênh với đầu ra 3 trạng thái được điều khiển bởi các đầu vào cho phép đầu ra (nOE). Mức THẤP trên nOE khiến đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT132 là một cổng NAND 2 đầu vào bốn kênh với đầu vào kích hoạt Schmitt. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC. Đầu vào kích hoạt Schmitt chuyển đổi các tín hiệu đầu vào thay đổi chậm thành các tín hiệu đầu ra sắc nét, không bị nhiễu.

AiP74HC/HCT132 là một cổng NAND 2 đầu vào bốn kênh với đầu vào kích hoạt Schmitt. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC. Đầu vào kích hoạt Schmitt chuyển đổi các tín hiệu đầu vào thay đổi chậm thành các tín hiệu đầu ra sắc nét, không bị nhiễu.

IC AiP74HC/HCT139 giải mã hai đầu vào địa chỉ nhị phân có trọng số (nA0, nA1) thành bốn đầu ra loại trừ lẫn nhau (nY(—)0 đến nY(—)3). Mỗi bộ giải mã đều có một đầu vào cho phép (nE(—)). Khi nE(—) ở mức CAO, tất cả các đầu ra đều bị buộc ở mức CAO. Đầu vào cho phép có thể được sử dụng làm đầu vào dữ liệu cho ứng dụng bộ tách kênh 1 sang 4. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT139 giải mã hai đầu vào địa chỉ nhị phân có trọng số (nA0, nA1) thành bốn đầu ra loại trừ lẫn nhau (nY(—)0 đến nY(—)3). Mỗi bộ giải mã đều có một đầu vào cho phép (nE(—)). Khi nE(—) ở mức CAO, tất cả các đầu ra đều bị buộc ở mức CAO. Đầu vào cho phép có thể được sử dụng làm đầu vào dữ liệu cho ứng dụng bộ tách kênh 1 sang 4. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT145 là bộ giải mã/điều khiển chuyển đổi mã BCD sang thập phân.

AiP74HC/HCT145 là bộ giải mã/điều khiển chuyển đổi mã BCD sang thập phân.

Bộ mã hóa ưu tiên 9 đầu vào AiP74HC/HCT147 nhận dữ liệu từ chín đầu vào hoạt động ở mức THẤP.Các thiết bị này cung cấp chức năng mã hóa ưu tiên từ 10 dòng xuống 4 dòng bằng cách sử dụng số thập phân "không" ngầm định.Giá trị “không” được mã hóa khi cả chín đầu vào dữ liệu đều ở mức CAO, buộc cả bốn đầu ra cũng ở mức CAO.

Bộ mã hóa ưu tiên 9 đầu vào AiP74HC/HCT147 nhận dữ liệu từ chín đầu vào hoạt động ở mức THẤP.Các thiết bị này cung cấp chức năng mã hóa ưu tiên từ 10 dòng xuống 4 dòng bằng cách sử dụng số thập phân "không" ngầm định.Giá trị “không” được mã hóa khi cả chín đầu vào dữ liệu đều ở mức CAO, buộc cả bốn đầu ra cũng ở mức CAO.

IC AiP74HC/HCT148 mã hóa tám đường dữ liệu thành ba dòng (4-2-1) nhị phân (bát phân). Mạch ghép nối (đầu vào kích hoạt EI và đầu ra kích hoạt EO) được cung cấp để cho phép mở rộng bát phân mà không cần mạch bên ngoài. Các đầu vào và đầu ra dữ liệu hoạt động ở mức logic thấp.

IC AiP74HC/HCT148 mã hóa tám đường dữ liệu thành ba dòng (4-2-1) nhị phân (bát phân). Mạch ghép nối (đầu vào kích hoạt EI và đầu ra kích hoạt EO) được cung cấp để cho phép mở rộng bát phân mà không cần mạch bên ngoài. Các đầu vào và đầu ra dữ liệu hoạt động ở mức logic thấp.

IC AiP74HC/HCT151 là bộ ghép kênh 8 bit với tám đầu vào nhị phân (I0 đến I7), ba đầu vào chọn (S0 đến S2) và một đầu vào cho phép (E(—)). Một trong tám đầu vào nhị phân được chọn bởi các đầu vào chọn và được dẫn đến các đầu ra bổ sung (Y và Y(—)). Mức CAO trên E(—) buộc đầu ra Y xuống THẤP và đầu ra Y(—) lên CAO. Các đầu vào cũng bao gồm các điốt kẹp cho phép sử dụng các điện trở giới hạn dòng điện để giao tiếp các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT151 là bộ ghép kênh 8 bit với tám đầu vào nhị phân (I0 đến I7), ba đầu vào chọn (S0 đến S2) và một đầu vào cho phép (E(—)). Một trong tám đầu vào nhị phân được chọn bởi các đầu vào chọn và được dẫn đến các đầu ra bổ sung (Y và Y(—)). Mức CAO trên E(—) buộc đầu ra Y xuống THẤP và đầu ra Y(—) lên CAO. Các đầu vào cũng bao gồm các điốt kẹp cho phép sử dụng các điện trở giới hạn dòng điện để giao tiếp các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT153 là một bộ ghép kênh kép 4 đầu vào. Thiết bị này có các đầu vào kích hoạt độc lập (nE(—)) và các đầu vào chọn dữ liệu chung (S0 và S1). Đối với mỗi bộ ghép kênh, các đầu vào chọn sẽ chọn một trong bốn đầu vào nhị phân và dẫn nó đến đầu ra của bộ ghép kênh (nY). Mức CAO trên E(—) sẽ buộc các đầu ra của bộ ghép kênh tương ứng xuống MỨC THẤP. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT153 là một bộ ghép kênh kép 4 đầu vào. Thiết bị này có các đầu vào kích hoạt độc lập (nE(—)) và các đầu vào chọn dữ liệu chung (S0 và S1). Đối với mỗi bộ ghép kênh, các đầu vào chọn sẽ chọn một trong bốn đầu vào nhị phân và dẫn nó đến đầu ra của bộ ghép kênh (nY). Mức CAO trên E(—) sẽ buộc các đầu ra của bộ ghép kênh tương ứng xuống MỨC THẤP. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT154 là bộ giải mã/phân kênh từ 4 đến 16 dòng.

AiP74HC/HCT154 là bộ giải mã/phân kênh từ 4 đến 16 dòng.

AiP74HC/HCT156 là bộ giải mã/phân kênh kép 2 sang 4.

AiP74HC/HCT156 là bộ giải mã/phân kênh kép 2 sang 4.

IC AiP74HC/HCT160 là bộ đếm thập phân có thể đặt trước đồng bộ với chức năng nhớ dự đoán bên trong. Hoạt động đồng bộ được cung cấp bằng cách cho tất cả các flip-flop được kích hoạt đồng thời trên cạnh lên của xung nhịp (CP). Các đầu ra (Q0 đến Q3) của bộ đếm có thể được đặt trước ở mức CAO hoặc THẤP. Mức THẤP tại đầu vào cho phép song song (PE(—)) sẽ vô hiệu hóa hoạt động đếm và khiến dữ liệu tại các đầu vào dữ liệu (D0 đến D3) được nạp vào bộ đếm trên cạnh lên của xung nhịp. Việc đặt trước diễn ra bất kể mức độ tại các đầu vào cho phép đếm (CEP và CET). Mức THẤP tại đầu vào thiết lập lại chính (MR(—)) sẽ đặt Q0 đến Q3 ở mức THẤP bất kể mức độ tại các chân đầu vào CP, PE(—), CET và CEP (do đó cung cấp chức năng xóa không đồng bộ). Chức năng nhớ dự đoán giúp đơn giản hóa việc ghép nối tiếp các bộ đếm. Cả CEP và CET phải ở mức CAO để đếm. Đầu vào CET được đưa về phía trước để kích hoạt đầu ra đếm cuối cùng (TC). Khi tín hiệu đầu ra TC được kích hoạt, nó sẽ tạo ra một xung đầu ra CAO có thời lượng xấp xỉ bằng với xung đầu ra CAO của Q0. Xung này có thể được sử dụng để kích hoạt giai đoạn nối tiếp tiếp theo. Tần số xung nhịp tối đa cho các bộ đếm nối tiếp được xác định bởi độ trễ lan truyền từ CP đến TC và thời gian thiết lập từ CEP đến CP, theo công thức sau:fmax=1/(tP(max)(CP đến TC)+tSU(CEP đến CP))Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT160 là bộ đếm thập phân có thể đặt trước đồng bộ với chức năng nhớ dự đoán bên trong. Hoạt động đồng bộ được cung cấp bằng cách cho tất cả các flip-flop được kích hoạt đồng thời trên cạnh lên của xung nhịp (CP). Các đầu ra (Q0 đến Q3) của bộ đếm có thể được đặt trước ở mức CAO hoặc THẤP. Mức THẤP tại đầu vào cho phép song song (PE(—)) sẽ vô hiệu hóa hoạt động đếm và khiến dữ liệu tại các đầu vào dữ liệu (D0 đến D3) được nạp vào bộ đếm trên cạnh lên của xung nhịp. Việc đặt trước diễn ra bất kể mức độ tại các đầu vào cho phép đếm (CEP và CET). Mức THẤP tại đầu vào thiết lập lại chính (MR(—)) sẽ đặt Q0 đến Q3 ở mức THẤP bất kể mức độ tại các chân đầu vào CP, PE(—), CET và CEP (do đó cung cấp chức năng xóa không đồng bộ). Chức năng nhớ dự đoán giúp đơn giản hóa việc ghép nối tiếp các bộ đếm. Cả CEP và CET phải ở mức CAO để đếm. Đầu vào CET được đưa về phía trước để kích hoạt đầu ra đếm cuối cùng (TC). Khi tín hiệu đầu ra TC được kích hoạt, nó sẽ tạo ra một xung đầu ra CAO có thời lượng xấp xỉ bằng với xung đầu ra CAO của Q0. Xung này có thể được sử dụng để kích hoạt giai đoạn nối tiếp tiếp theo. Tần số xung nhịp tối đa cho các bộ đếm nối tiếp được xác định bởi độ trễ lan truyền từ CP đến TC và thời gian thiết lập từ CEP đến CP, theo công thức sau:fmax=1/(tP(max)(CP đến TC)+tSU(CEP đến CP))Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT161 là một bộ đếm nhị phân có thể đặt trước đồng bộ với chức năng đọc tín hiệu nhớ bên trong. Hoạt động đồng bộ được cung cấp bằng cách cho tất cả các flip-flop được kích hoạt đồng thời trên cạnh lên của xung nhịp (CP). Các đầu ra (Q0 đến Q3) của bộ đếm có thể được đặt trước ở mức CAO hoặc THẤP. Mức THẤP tại đầu vào cho phép song song (PE(—)) sẽ vô hiệu hóa hoạt động đếm và khiến dữ liệu tại các đầu vào dữ liệu (D0 đến D3) được nạp vào bộ đếm trên cạnh lên của xung nhịp. Việc đặt trước diễn ra bất kể mức độ tại các đầu vào cho phép đếm (CEP và CET). Mức THẤP tại đầu vào thiết lập lại chính (MR(—)) sẽ đặt Q0 đến Q3 ở mức THẤP bất kể mức độ tại các chân đầu vào CP, PE(—), CET và CEP (do đó cung cấp chức năng xóa không đồng bộ). Chức năng đọc tín hiệu nhớ giúp đơn giản hóa việc ghép nối tiếp các bộ đếm. Cả CEP và CET phải ở mức CAO để đếm. Đầu vào CET được đưa về phía trước để kích hoạt đầu ra đếm cuối (TC). Khi tín hiệu đầu ra TC được kích hoạt, nó sẽ tạo ra một xung đầu ra CAO có thời lượng xấp xỉ bằng với xung đầu ra CAO của Q0. Xung này có thể được sử dụng để kích hoạt giai đoạn nối tiếp tiếp theo. Tần số xung nhịp tối đa cho các bộ đếm nối tiếp được xác định bởi độ trễ lan truyền từ CP đến TC và thời gian thiết lập từ CEP đến CP, theo công thức sau:fmax=1/(tP(max)(CP đến TC)+tSU(CEP đến CP))Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT161 là một bộ đếm nhị phân có thể đặt trước đồng bộ với chức năng đọc tín hiệu nhớ bên trong. Hoạt động đồng bộ được cung cấp bằng cách cho tất cả các flip-flop được kích hoạt đồng thời trên cạnh lên của xung nhịp (CP). Các đầu ra (Q0 đến Q3) của bộ đếm có thể được đặt trước ở mức CAO hoặc THẤP. Mức THẤP tại đầu vào cho phép song song (PE(—)) sẽ vô hiệu hóa hoạt động đếm và khiến dữ liệu tại các đầu vào dữ liệu (D0 đến D3) được nạp vào bộ đếm trên cạnh lên của xung nhịp. Việc đặt trước diễn ra bất kể mức độ tại các đầu vào cho phép đếm (CEP và CET). Mức THẤP tại đầu vào thiết lập lại chính (MR(—)) sẽ đặt Q0 đến Q3 ở mức THẤP bất kể mức độ tại các chân đầu vào CP, PE(—), CET và CEP (do đó cung cấp chức năng xóa không đồng bộ). Chức năng đọc tín hiệu nhớ giúp đơn giản hóa việc ghép nối tiếp các bộ đếm. Cả CEP và CET phải ở mức CAO để đếm. Đầu vào CET được đưa về phía trước để kích hoạt đầu ra đếm cuối (TC). Khi tín hiệu đầu ra TC được kích hoạt, nó sẽ tạo ra một xung đầu ra CAO có thời lượng xấp xỉ bằng với xung đầu ra CAO của Q0. Xung này có thể được sử dụng để kích hoạt giai đoạn nối tiếp tiếp theo. Tần số xung nhịp tối đa cho các bộ đếm nối tiếp được xác định bởi độ trễ lan truyền từ CP đến TC và thời gian thiết lập từ CEP đến CP, theo công thức sau:fmax=1/(tP(max)(CP đến TC)+tSU(CEP đến CP))Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT163 là một bộ đếm nhị phân có thể đặt trước đồng bộ với cơ chế đọc tín hiệu nhớ bên trong. Hoạt động đồng bộ được cung cấp bằng cách cho tất cả các flip-flop được kích hoạt đồng thời trên cạnh lên của xung nhịp (CP). Các đầu ra (Q0 đến Q3) của bộ đếm có thể được đặt trước ở mức CAO hoặc THẤP. Mức THẤP tại đầu vào cho phép song song (PE(—)) sẽ vô hiệu hóa hoạt động đếm. Nó khiến dữ liệu tại các đầu vào dữ liệu (D0 đến D3) được nạp vào bộ đếm trên cạnh lên của xung nhịp. Việc đặt trước diễn ra bất kể mức độ tại các đầu vào cho phép đếm (CEP và CET). Mức THẤP tại đầu vào thiết lập lại chính (MR(—)) sẽ đặt Q0 đến Q3 ở mức THẤP sau khi chuyển đổi lên tiếp theo trên đầu vào xung nhịp (CP). Hành động này xảy ra bất kể mức độ tại các chân đầu vào PE(—), CET và CEP. Tính năng thiết lập lại đồng bộ này cho phép nhà thiết kế sửa đổi số đếm tối đa chỉ với một cổng NAND bên ngoài. Cơ chế đọc tín hiệu nhớ giúp đơn giản hóa việc ghép nối tiếp các bộ đếm. Cả CEP và CET đều phải ở mức CAO để thực hiện đếm. Tín hiệu đầu vào CET được đưa về phía trước để kích hoạt đầu ra đếm cuối (TC). Đầu ra TC được kích hoạt sẽ tạo ra một xung tín hiệu CAO có thời lượng xấp xỉ bằng thời lượng của xung tín hiệu CAO của Q0. Xung này có thể được sử dụng để kích hoạt tầng tiếp theo. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.Độ trễ lan truyền từ CP đến TC và thời gian thiết lập từ CEP đến CP xác định tần số xung nhịp tối đa cho các bộ đếm mắc nối tiếp theo công thức sau:fmax=1/(tP(max)(CP đến TC)+tSU(CEP đến CP))

IC AiP74HC/HCT163 là một bộ đếm nhị phân có thể đặt trước đồng bộ với cơ chế đọc tín hiệu nhớ bên trong. Hoạt động đồng bộ được cung cấp bằng cách cho tất cả các flip-flop được kích hoạt đồng thời trên cạnh lên của xung nhịp (CP). Các đầu ra (Q0 đến Q3) của bộ đếm có thể được đặt trước ở mức CAO hoặc THẤP. Mức THẤP tại đầu vào cho phép song song (PE(—)) sẽ vô hiệu hóa hoạt động đếm. Nó khiến dữ liệu tại các đầu vào dữ liệu (D0 đến D3) được nạp vào bộ đếm trên cạnh lên của xung nhịp. Việc đặt trước diễn ra bất kể mức độ tại các đầu vào cho phép đếm (CEP và CET). Mức THẤP tại đầu vào thiết lập lại chính (MR(—)) sẽ đặt Q0 đến Q3 ở mức THẤP sau khi chuyển đổi lên tiếp theo trên đầu vào xung nhịp (CP). Hành động này xảy ra bất kể mức độ tại các chân đầu vào PE(—), CET và CEP. Tính năng thiết lập lại đồng bộ này cho phép nhà thiết kế sửa đổi số đếm tối đa chỉ với một cổng NAND bên ngoài. Cơ chế đọc tín hiệu nhớ giúp đơn giản hóa việc ghép nối tiếp các bộ đếm. Cả CEP và CET đều phải ở mức CAO để thực hiện đếm. Tín hiệu đầu vào CET được đưa về phía trước để kích hoạt đầu ra đếm cuối (TC). Đầu ra TC được kích hoạt sẽ tạo ra một xung tín hiệu CAO có thời lượng xấp xỉ bằng thời lượng của xung tín hiệu CAO của Q0. Xung này có thể được sử dụng để kích hoạt tầng tiếp theo. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.Độ trễ lan truyền từ CP đến TC và thời gian thiết lập từ CEP đến CP xác định tần số xung nhịp tối đa cho các bộ đếm mắc nối tiếp theo công thức sau:fmax=1/(tP(max)(CP đến TC)+tSU(CEP đến CP))

AiP74HC/HCT165 là thanh ghi dịch 8 bit nối tiếp hoặc song song vào/nối tiếp ra. Thiết bị có một đầu vào dữ liệu nối tiếp (DS), tám đầu vào dữ liệu song song (D0 đến D7) và hai đầu ra nối tiếp bổ sung (Q7 và Q7). Khi đầu vào tải song song (PL(—)) ở mức THẤP, dữ liệu từ D0 đến D7 được nạp vào thanh ghi dịch không đồng bộ. Khi PL(—) ở mức CAO, dữ liệu được đưa vào thanh ghi nối tiếp tại DS. Khi đầu vào cho phép xung nhịp (CE(—)) ở mức THẤP, dữ liệu được dịch chuyển theo các chuyển đổi từ THẤP sang CAO của đầu vào CP. Mức CAO trên CE(—) sẽ vô hiệu hóa đầu vào CP. Các đầu vào chịu được điện áp quá tải lên đến 15V. Điều này cho phép thiết bị được sử dụng trong các ứng dụng dịch chuyển mức CAO xuống THẤP.

AiP74HC/HCT165 là thanh ghi dịch 8 bit nối tiếp hoặc song song vào/nối tiếp ra. Thiết bị có một đầu vào dữ liệu nối tiếp (DS), tám đầu vào dữ liệu song song (D0 đến D7) và hai đầu ra nối tiếp bổ sung (Q7 và Q7). Khi đầu vào tải song song (PL(—)) ở mức THẤP, dữ liệu từ D0 đến D7 được nạp vào thanh ghi dịch không đồng bộ. Khi PL(—) ở mức CAO, dữ liệu được đưa vào thanh ghi nối tiếp tại DS. Khi đầu vào cho phép xung nhịp (CE(—)) ở mức THẤP, dữ liệu được dịch chuyển theo các chuyển đổi từ THẤP sang CAO của đầu vào CP. Mức CAO trên CE(—) sẽ vô hiệu hóa đầu vào CP. Các đầu vào chịu được điện áp quá tải lên đến 15V. Điều này cho phép thiết bị được sử dụng trong các ứng dụng dịch chuyển mức CAO xuống THẤP.

AiP74HC/HCT173 là một flip-flop D bốn kênh kích hoạt cạnh dương. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT173 là một flip-flop D bốn kênh kích hoạt cạnh dương. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT174 là một flip-flop D kiểu kích hoạt cạnh dương sáu bit với các đầu vào dữ liệu (Dn) và đầu ra (Qn) riêng biệt.

AiP74HC/HCT174 là một flip-flop D kiểu kích hoạt cạnh dương sáu bit với các đầu vào dữ liệu (Dn) và đầu ra (Qn) riêng biệt.

AiP74HC/HCT175 là một flip-flop loại D kích hoạt cạnh dương bốn kênh với các đầu vào dữ liệu riêng biệt (Dn) và các đầu ra bổ sung (Qn và ).

AiP74HC/HCT175 là một flip-flop loại D kích hoạt cạnh dương bốn kênh với các đầu vào dữ liệu riêng biệt (Dn) và các đầu ra bổ sung (Qn và ).

AiP74HC/HCT190 là bộ đếm thập phân BCD tăng/giảm không đồng bộ. Chúng chứa bốn chip.Các flip-flop chủ/tớ với mạch điều khiển và định tuyến bên trong cung cấp chức năng đặt trước không đồng bộ và hoạt động đếm tăng/giảm đồng bộ.

AiP74HC/HCT190 là bộ đếm thập phân BCD tăng/giảm không đồng bộ. Chúng chứa bốn chip.Các flip-flop chủ/tớ với mạch điều khiển và định tuyến bên trong cung cấp chức năng đặt trước không đồng bộ và hoạt động đếm tăng/giảm đồng bộ.

AiP74HC/HCT191 là một bộ đếm nhị phân 4 bit tăng/giảm có thể cài đặt trước không đồng bộ. Nó chứa bốn flip-flop chủ/tớ với mạch điều khiển và cổng bên trong để cung cấp khả năng cài đặt trước không đồng bộ và hoạt động đếm tăng/đếm giảm đồng bộ.

AiP74HC/HCT191 là một bộ đếm nhị phân 4 bit tăng/giảm có thể cài đặt trước không đồng bộ. Nó chứa bốn flip-flop chủ/tớ với mạch điều khiển và cổng bên trong để cung cấp khả năng cài đặt trước không đồng bộ và hoạt động đếm tăng/đếm giảm đồng bộ.

AiP74HC/HCT192 là bộ đếm BCD đồng bộ tăng/giảm. Các xung nhịp tăng/giảm riêng biệt, CPU và CPD, giúp đơn giản hóa hoạt động. Các đầu ra thay đổi trạng thái đồng bộ với sự chuyển đổi từ THẤP sang CAO của một trong hai đầu vào xung nhịp. Nếu xung nhịp CPU được tạo xung trong khi CPD được giữ ở mức CAO, thiết bị sẽ đếm tăng. Nếu xung nhịp CPD được tạo xung trong khi CPU được giữ ở mức CAO, thiết bị sẽ đếm giảm. Chỉ có một đầu vào xung nhịp có thể được giữ ở mức CAO tại một thời điểm để đảm bảo hoạt động có thể dự đoán được. Thiết bị có thể được xóa bất cứ lúc nào bằng đầu vào thiết lập lại chính không đồng bộ (MR); nó cũng có thể được tải song song bằng cách kích hoạt đầu vào tải song song không đồng bộ (PL(—)).

AiP74HC/HCT192 là bộ đếm BCD đồng bộ tăng/giảm. Các xung nhịp tăng/giảm riêng biệt, CPU và CPD, giúp đơn giản hóa hoạt động. Các đầu ra thay đổi trạng thái đồng bộ với sự chuyển đổi từ THẤP sang CAO của một trong hai đầu vào xung nhịp. Nếu xung nhịp CPU được tạo xung trong khi CPD được giữ ở mức CAO, thiết bị sẽ đếm tăng. Nếu xung nhịp CPD được tạo xung trong khi CPU được giữ ở mức CAO, thiết bị sẽ đếm giảm. Chỉ có một đầu vào xung nhịp có thể được giữ ở mức CAO tại một thời điểm để đảm bảo hoạt động có thể dự đoán được. Thiết bị có thể được xóa bất cứ lúc nào bằng đầu vào thiết lập lại chính không đồng bộ (MR); nó cũng có thể được tải song song bằng cách kích hoạt đầu vào tải song song không đồng bộ (PL(—)).

IC AiP74HC/HCT193 là bộ đếm nhị phân đồng bộ 4 bit tăng/giảm. Các xung nhịp tăng/giảm riêng biệt, CPU và CPD, giúp đơn giản hóa hoạt động. Các đầu ra thay đổi trạng thái đồng bộ với sự chuyển đổi từ mức THẤP sang mức CAO của một trong hai xung nhịp đầu vào. Nếu xung nhịp CPU được tạo xung trong khi CPD được giữ ở mức CAO, thiết bị sẽ đếm tăng. Nếu xung nhịp CPD được tạo xung trong khi CPU được giữ ở mức CAO, thiết bị sẽ đếm giảm.

IC AiP74HC/HCT193 là bộ đếm nhị phân đồng bộ 4 bit tăng/giảm. Các xung nhịp tăng/giảm riêng biệt, CPU và CPD, giúp đơn giản hóa hoạt động. Các đầu ra thay đổi trạng thái đồng bộ với sự chuyển đổi từ mức THẤP sang mức CAO của một trong hai xung nhịp đầu vào. Nếu xung nhịp CPU được tạo xung trong khi CPD được giữ ở mức CAO, thiết bị sẽ đếm tăng. Nếu xung nhịp CPD được tạo xung trong khi CPU được giữ ở mức CAO, thiết bị sẽ đếm giảm.

AiP74HC/HCT194 là một thanh ghi dịch đa năng hai chiều 4 bit.