AiP74HCT373

The AiP74HC/HCT194 is a 4-bit bidirectional universal shift register.

The AiP74HC/HCT196 is a presettable decade and binary counter. Output Q0 is connected to input CP1(—) for BCD count. Output Q3 is connected to input CP0(—) for bi-quinary count. In the counting modes, state changes are initiated by the falling edge of the clock.

The AiP74HC/HCT196 is a presettable decade and binary counter. Output Q0 is connected to input CP1(—) for BCD count. Output Q3 is connected to input CP0(—) for bi-quinary count. In the counting modes, state changes are initiated by the falling edge of the clock.

The AiP74HC/HCT240 is an 8-bit inverting buffer/line driver with 3-state outputs. The device can be used as two 4-bit buffers or one 8-bit buffer. The device features two output enables (1OE(—) and 2OE(—)), each controlling four of the 3-state outputs. A HIGH on nOE(—) causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC

The AiP74HC/HCT240 is an 8-bit inverting buffer/line driver with 3-state outputs. The device can be used as two 4-bit buffers or one 8-bit buffer. The device features two output enables (1OE(—) and 2OE(—)), each controlling four of the 3-state outputs. A HIGH on nOE(—) causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT241 is an 8-bit buffer/line driver with 3-state outputs. The device can be used as two 4-bit buffers or one 8-bit buffer. The device features two output enables (1OE(—) and 2OE), each controlling four of the 3-state outputs. A HIGH on 1OE(—) or LOW on 2OE causes the associated outputs to assume a high-impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC. The AiP74HC/HCT241 device features reduced input threshold levels to allow interfacing to TTL logic levels.

The AiP74HC/HCT241 is an 8-bit buffer/line driver with 3-state outputs. The device can be used as two 4-bit buffers or one 8-bit buffer. The device features two output enables (1OE(—) and 2OE), each controlling four of the 3-state outputs. A HIGH on 1OE(—) or LOW on 2OE causes the associated outputs to assume a high-impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC. The AiP74HC/HCT241 device features reduced input threshold levels to allow interfacing to TTL logic levels.

The AiP74HC/HCT243 are quad bus transceivers featuring non-inverting 3-state bus compatible outputs in both send and receive directions. They are designed for 4-line asynchronous 2-way data communications between data buses. The output enable inputs (OE(—)A and OEB) can be used to isolate the buses.

The AiP74HC/HCT243 are quad bus transceivers featuring non-inverting 3-state bus compatible outputs in both send and receive directions. They are designed for 4-line asynchronous 2-way data communications between data buses. The output enable inputs (OE(—)A and OEB) can be used to isolate the buses.

The AiP74HC/HCT244 is an 8-bit buffer/line driver with 3-state outputs. The device can be used as two 4-bit buffers or one 8-bit buffer. The device features two output enables (1OE(—) and 2OE(—)), each controlling four of the 3-state outputs. A HIGH on nOE(—) causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT244 is an 8-bit buffer/line driver with 3-state outputs. The device can be used as two 4-bit buffers or one 8-bit buffer. The device features two output enables (1OE(—) and 2OE(—)), each controlling four of the 3-state outputs. A HIGH on nOE(—) causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC.

IC AiP74HC245 là bộ thu phát 8 bit với đầu ra 3 trạng thái. Thiết bị có chức năng cho phép đầu ra (OE — ) và gửi/nhận (DIR) để điều khiển hướng. Mức CAO (OE —) khiến đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.

The AiP74HC/HCT247 feature active-low outputs designed for driving common-anode LEDs or incandescent indicators directly. Display patterns for BCD input counts above 9 are unique symbols to authenticate input conditions.

AiP74HCT245 là bộ thu phát 8 bit với đầu ra 3 trạng thái. Thiết bị này có chức năng cho phép đầu ra (OE — ) và gửi/nhận (DIR) để điều khiển hướng.

The AiP74HC/HCT248 feature active-low outputs designed for driving common-cathode LEDs or incandescent indicators directly. Display patterns for BCD input counts above 9 are unique symbols to authenticate input conditions.

AiP74HC138 giải mã ba đầu vào địa chỉ nhị phân có trọng số (A0, A1 và A2) thành tám đầu ra loại trừ lẫn nhau (Y(—)0 đến Y(—)7).

The AiP74HC/HCT251 is an 8-bit multiplexer with eight binary inputs (I0 to I7), three select inputs (S0 to S2) and an output enable input (OE(—)). The select inputs select one of the eight binary inputs and route it to the complementary outputs (Y and Y(—)). A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HCT138 giải mã ba đầu vào địa chỉ nhị phân có trọng số (A0, A1 và A2) thành tám đầu ra loại trừ lẫn nhau (Y(—)0 đến Y(—)7).

The AiP74HC/HCT251 is an 8-bit multiplexer with eight binary inputs (I0 to I7), three select inputs (S0 to S2) and an output enable input (OE(—)). The select inputs select one of the eight binary inputs and route it to the complementary outputs (Y and Y(—)). A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HCT597 là một thanh ghi dịch 8 bit với các flip-flop đầu vào.

The AiP74HC/HCT259 is an 8-bit addressable latch. The device features four modes of operation. In the addressable latch mode, data on the D input is written into the latch addressed by the inputs A0 to A3. The addressed latch will follow the data input, non-addressed latches will retain their previous states. In memory mode, all latches retain their previous states and are unaffected by the data or address inputs. In the 3-to-8 decoding or demultiplexing mode, the addressed output follows the D input and all other outputs are LOW. In the reset mode, all outputs are forced LOW and unaffected by the data or address inputs. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HCT597 là một thanh ghi dịch 8 bit với các flip-flop đầu vào.

The AiP74HC/HCT259 is an 8-bit addressable latch. The device features four modes of operation. In the addressable latch mode, data on the D input is written into the latch addressed by the inputs A0 to A3. The addressed latch will follow the data input, non-addressed latches will retain their previous states. In memory mode, all latches retain their previous states and are unaffected by the data or address inputs. In the 3-to-8 decoding or demultiplexing mode, the addressed output follows the D input and all other outputs are LOW. In the reset mode, all outputs are forced LOW and unaffected by the data or address inputs. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HC là một cổng NOR 2 đầu vào bốn kênh. Các đầu vào bao gồm các điốt kẹp.

The AiP74HC/HCT266 contains four independent 2-input XNOR Gates with open-drain outputs

AiP74HCT02 là một cổng NOR 2 đầu vào bốn kênh. Các đầu vào bao gồm các điốt kẹp.

The AiP74HC/HCT266 contains four independent 2-input XNOR Gates with open-drain outputs

Cái AiP74HC166 là một thanh ghi dịch nối tiếp hoặc song song đầu vào/nối tiếp 8 bit.

The AiP74HC/HCT273 is an octal positive-edge triggered D-type flip-flop. The device features clock (CP) and master reset (MR(—)) inputs. The outputs Qn will assume the state of their corresponding Dn inputs that meet the set-up and hold time requirements on the LOW-to-HIGH clock (CP) transition. A LOW on MR(—) forces the outputs LOW independently of clock and data inputs. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

Cái AiPHCT166 là một thanh ghi dịch nối tiếp hoặc song song đầu vào/nối tiếp 8 bit.

The AiP74HC/HCT273 is an octal positive-edge triggered D-type flip-flop. The device features clock (CP) and master reset (MR(—)) inputs. The outputs Qn will assume the state of their corresponding Dn inputs that meet the set-up and hold time requirements on the LOW-to-HIGH clock (CP) transition. A LOW on MR(—) forces the outputs LOW independently of clock and data inputs. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

Cái AiP74HCT123 là các thiết bị CMOS cổng Si tốc độ cao và có chân cắm tương thích. Với giao tiếp TTL Schottky công suất thấp (LSTTL).

The AiP74HC/HCT279 is a quad RS latches

Cái AiP74HC123 là các thiết bị CMOS cổng Si tốc độ cao và có chân cắm tương thích. Với giao tiếp TTL Schottky công suất thấp (LSTTL).

The AiP74HC/HCT279 is a quad RS latches

AiP74HC125 là bộ đệm/trình điều khiển đường truyền bốn kênh với đầu ra 3 trạng thái được điều khiển bởi các đầu vào cho phép đầu ra (n).OE(—)).

The AiP74HC/HCT280 is a 9-bit parity generator or checker. Both even and odd parity outputs are available. The even parity output (PE) is HIGH when an even number of data inputs (I0 to I8) is HIGH. The odd parity output (PO) is HIGH when an odd number of data inputs are HIGH. Expansion to larger word sizes is accomplished by tying the even outputs (PE) of up to nine parallel devices to the final stage data inputs. Inputs include clamp diodes. It enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HCT125 là bộ đệm/trình điều khiển đường truyền bốn kênh với đầu ra 3 trạng thái được điều khiển bởi các đầu vào cho phép đầu ra (n).OE(—)).

The AiP74HC/HCT280 is a 9-bit parity generator or checker. Both even and odd parity outputs are available. The even parity output (PE) is HIGH when an even number of data inputs (I0 to I8) is HIGH. The odd parity output (PO) is HIGH when an odd number of data inputs are HIGH. Expansion to larger word sizes is accomplished by tying the even outputs (PE) of up to nine parallel devices to the final stage data inputs. Inputs include clamp diodes. It enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HC390 là bộ đếm gợn sóng thập phân kép 4 bit được chia thành bốn phần được điều khiển bằng xung nhịp riêng biệt.

The AiP74HC/HCT283 adds two 4-bit binary words (An plus Bn) plus the incoming carry (CIN). The binary sum appears on the sum outputs (S1 to S4) and the out-going carry (COUT) according to the equation: CIN+(A1+B1)+2(A2+B2)+4(A3+B3)+8(A4+B4)==S1+2S2+4S3+8S4+16COUT Where (+) = plus. Due to the symmetry of the binary add function, the AiP74HC/HCT283 can be used with either all active HIGH operands (positive logic) or all active LOW operands (negative logic). In case of all active LOW operands the results S1 to S4 and COUT should be interpreted also as active LOW. With active HIGH inputs, CIN must be held LOW when no carry in is intended. Interchanging inputs of equal weight does not affect the operation, thus CIN, A1, B1 can be assigned arbitrarily to pins 5, 6, 7, etc.

AiP74HCT390 là bộ đếm gợn sóng thập phân kép 4 bit được chia thành bốn phần được điều khiển bằng xung nhịp riêng biệt.

The AiP74HC/HCT283 adds two 4-bit binary words (An plus Bn) plus the incoming carry (CIN). The binary sum appears on the sum outputs (S1 to S4) and the out-going carry (COUT) according to the equation: CIN+(A1+B1)+2(A2+B2)+4(A3+B3)+8(A4+B4)==S1+2S2+4S3+8S4+16COUT Where (+) = plus. Due to the symmetry of the binary add function, the AiP74HC/HCT283 can be used with either all active HIGH operands (positive logic) or all active LOW operands (negative logic). In case of all active LOW operands the results S1 to S4 and COUT should be interpreted also as active LOW. With active HIGH inputs, CIN must be held LOW when no carry in is intended. Interchanging inputs of equal weight does not affect the operation, thus CIN, A1, B1 can be assigned arbitrarily to pins 5, 6, 7, etc.

AiP74HC157 là bộ ghép kênh 2 đầu vào bốn kênh, chọn 4 bit dữ liệu từ hai nguồn dưới sự điều khiển của một đầu vào chọn dữ liệu chung (S).

The AiP74HC/HCT365 is a hex buffer/line driver with 3-state outputs controlled by the output enable inputs (OE(—)n). A HIGH on OE(—)n causes the outputs to assume a high impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HCT157 là bộ ghép kênh 2 đầu vào bốn kênh, chọn 4 bit dữ liệu từ hai nguồn dưới sự điều khiển của một đầu vào chọn dữ liệu chung (S).

The AiP74HC/HCT365 is a hex buffer/line driver with 3-state outputs controlled by the output enable inputs (OE(—)n). A HIGH on OE(—)n causes the outputs to assume a high impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HC164 là một thanh ghi dịch nối tiếp đầu vào/song song đầu ra 8 bit. e AiP74HC/HCT164 là một thanh ghi dịch nối tiếp/song song 8 bit. Thiết bị này có hai cổng dữ liệu nối tiếp.Đầu vào (DSA và DSB), tám đầu ra dữ liệu song song (Q0 đến Q7). Đầu vào (DSA và DSB), tám đầu ra dữ liệu song song (Q0 đến Q7).

The AiP74HC/HCT366 is a hex inverting buffer/line driver with 3-state outputs controlled by the output enable inputs (OE(—)n). A HIGH on OE(—)n causes the outputs to assume a high impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HCT164 là một thanh ghi dịch nối tiếp đầu vào/song song đầu ra 8 bit.

The AiP74HC/HCT366 is a hex inverting buffer/line driver with 3-state outputs controlled by the output enable inputs (OE(—)n). A HIGH on OE(—)n causes the outputs to assume a high impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

IC AiP74HC48 có đầu ra mức thấp chủ động được thiết kế để điều khiển trực tiếp đèn LED cực dương chung hoặc đèn báo sợi đốt.

The AiP74HC/HCT367 is a hex buffer/line driver with 3-state outputs controlled by the output enable inputs (nOE(—)). A HIGH on nOE(—) causes the outputs to assume a high impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT367 is a hex buffer/line driver with 3-state outputs controlled by the output enable inputs (nOE(—)). A HIGH on nOE(—) causes the outputs to assume a high impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HC/HCT237 là bộ giải mã, phân kênh 3 sang 8 dòng với các chốt tại ba đầu vào địa chỉ (An).

The AiP74HC/HCT373 is an octal D-type transparent latch with 3-state outputs. The device features latch enable (LE) and output enable (OE(—)) inputs. When LE is HIGH, data at the inputs enter the latches. In this condition the latches are transparent, a latch output will change each time its corresponding D-input changes. When LE is LOW the latches store the information that was present at the inputs a set-up time preceding the HIGH-to-LOW transition of LE. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the latches. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HCT237 là bộ giải mã, phân kênh 3 sang 8 dòng với các chốt tại ba đầu vào địa chỉ (An).

The AiP74HC/HCT373 is an octal D-type transparent latch with 3-state outputs. The device features latch enable (LE) and output enable (OE(—)) inputs. When LE is HIGH, data at the inputs enter the latches. In this condition the latches are transparent, a latch output will change each time its corresponding D-input changes. When LE is LOW the latches store the information that was present at the inputs a set-up time preceding the HIGH-to-LOW transition of LE. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the latches. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

Bộ giải mã AiP74HC/HCT238 giải mã ba đầu vào địa chỉ nhị phân có trọng số (A0, A1 và A2) thành tám đầu ra loại trừ lẫn nhau (Y0 đến Y7).

The AiP74HC/HCT374 is an octal positive-edge triggered D-type flip-flop with 3-state outputs. The device features a clock (CP) and output enable (OE(—)) inputs. The flip-flops will store the state of their individual D-inputs that meet the set-up and hold time requirements on the LOW-to-HIGH clock (CP) transition. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the flip-flops. Inputs also include clamp diodes, this enables the use of current limiting resistors to interface inputs to voltages in excess of VCC. The AiP74HCT374 features reduced input threshold levels to allow interfacing to TTL logic levels.

Bộ giải mã AiP74HC/HCT238 giải mã ba đầu vào địa chỉ nhị phân có trọng số (A0, A1 và A2) thành tám đầu ra loại trừ lẫn nhau (Y0 đến Y7).

The AiP74HC/HCT374 is an octal positive-edge triggered D-type flip-flop with 3-state outputs. The device features a clock (CP) and output enable (OE(—)) inputs. The flip-flops will store the state of their individual D-inputs that meet the set-up and hold time requirements on the LOW-to-HIGH clock (CP) transition. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the flip-flops. Inputs also include clamp diodes, this enables the use of current limiting resistors to interface inputs to voltages in excess of VCC. The AiP74HCT374 features reduced input threshold levels to allow interfacing to TTL logic levels.

AiP74HC257 là bộ ghép kênh 2 đầu vào bốn kênh với đầu ra 3 trạng thái.

The AiP74HC/HCT393 is a dual 4-stage binary ripple counter.

AiP74HC/HCT257 là bộ ghép kênh 2 đầu vào bốn kênh với đầu ra 3 trạng thái.

The AiP74HC/HCT393 is a dual 4-stage binary ripple counter.

The AiP74HC/HCT540 is an 8-bit inverting buffer/line driver with 3-state outputs. The device features two output enables (OE(—)1 and OE(—)2). A HIGH on OE(—)n causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT540 is an 8-bit inverting buffer/line driver with 3-state outputs. The device features two output enables (OE(—)1 and OE(—)2). A HIGH on OE(—)n causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT541 is an octal non-inverting buffer/line driver with 3-state outputs. The device features two output enables (OE(—)1 and OE(—)2). A HIGH on OE(—)n causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT541 is an octal non-inverting buffer/line driver with 3-state outputs. The device features two output enables (OE(—)1 and OE(—)2). A HIGH on OE(—)n causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT563 is an 8-bit D-type transparent latch with 3-state inverting outputs. The device features latch enable (LE) and output enable (OE(—)) inputs. When LE is HIGH, data at the inputs enter the latches. In this condition the latches are transparent, a latch output will change each time its corresponding D-input changes. When LE is LOW the latches store the information that was present at the inputs a set-up time preceding the HIGH-to-LOW transition of LE. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the latches. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT563 is an 8-bit D-type transparent latch with 3-state inverting outputs. The device features latch enable (LE) and output enable (OE(—)) inputs. When LE is HIGH, data at the inputs enter the latches. In this condition the latches are transparent, a latch output will change each time its corresponding D-input changes. When LE is LOW the latches store the information that was present at the inputs a set-up time preceding the HIGH-to-LOW transition of LE. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the latches. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT573 is an 8-bit D-type transparent latch with 3-state outputs. The device features latch enable (LE) and output enable (OE(—)) inputs. When LE is HIGH, data at the inputs enter the latches. In this condition the latches are transparent, a latch output will change each time its corresponding D-input changes. When LE is LOW the latches store the information that was present at the inputs a set-up time preceding the HIGH-to-LOW transition of LE. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the latches. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT573 is an 8-bit D-type transparent latch with 3-state outputs. The device features latch enable (LE) and output enable (OE(—)) inputs. When LE is HIGH, data at the inputs enter the latches. In this condition the latches are transparent, a latch output will change each time its corresponding D-input changes. When LE is LOW the latches store the information that was present at the inputs a set-up time preceding the HIGH-to-LOW transition of LE. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the latches. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT574 is an octal positive-edge triggered D-type flip-flop with 3-state outputs. The device features a clock (CP) and output enable (OE(—)) inputs. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the flip-flops.

The AiP74HC/HCT574 is an octal positive-edge triggered D-type flip-flop with 3-state outputs. The device features a clock (CP) and output enable (OE(—)) inputs. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the flip-flops.

The AiP74HC589 device consists of an 8−bit storage latch which feeds parallel data to an 8−bit shift register.Inputs include clamp diodes. It enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The 74HC594/74HCT594 is an 8-bit serial-in/serial or parallel-out shift register with a storage register.

The AiP74HC/HCT595 is an 8-bit serial-in/serial or parallel-out shift register with a storage register and 3-state outputs. Both the shift and storage register have separate clocks. The device features a serial input (DS) and a serial output (Q7S) to enable cascading and an asynchronous reset MR(—) input. A LOW on MR(—) will reset the shift register. Data is shifted on the LOW-to-HIGH transitions of the SHCP input. The data in the shift register is transferred to the storage register on a LOW-to-HIGH transition of the STCP input. If both clocks are connected together, the shift register will always be one clock pulse ahead of the storage register. Data in the storage register appears at the output whenever the output enable input (OE(—)) is LOW. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the registers. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HC1G126 và AiP74HCT1G126 là bộ đệm/bộ điều khiển đường truyền không đảo với đầu ra 3 trạng thái..

AiP74HC/HCT00 là một cổng NAND 2 đầu vào bốn kênh. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT00 là một cổng NAND 2 đầu vào bốn kênh. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT01 chứa bốn cổng NAND 2 đầu vào độc lập với đầu ra kiểu open-drain.

AiP74HC/HCT01 chứa bốn cổng NAND 2 đầu vào độc lập với đầu ra kiểu open-drain.

AiP74HC/HCT03 là một cổng NAND 2 đầu vào bốn kênh với đầu ra kiểu open-drain. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT03 là một cổng NAND 2 đầu vào bốn kênh với đầu ra kiểu open-drain. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT04 là một mạch đảo sáu cổng. Các đầu vào bao gồm các điốt kẹp cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT04 là một mạch đảo sáu cổng. Các đầu vào bao gồm các điốt kẹp cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT05 chứa sáu bộ đảo. Các đầu ra của AiP74HC/HCT05 là loại open-drain và có thể được kết nối với các đầu ra open-drain khác để thực hiện các chức năng OR có dây tích cực mức thấp hoặc AND có dây tích cực mức cao. Các đầu ra open-drain yêu cầu điện trở kéo lên để hoạt động chính xác.

IC AiP74HC/HCT05 chứa sáu bộ đảo. Các đầu ra của AiP74HC/HCT05 là loại open-drain và có thể được kết nối với các đầu ra open-drain khác để thực hiện các chức năng OR có dây tích cực mức thấp hoặc AND có dây tích cực mức cao. Các đầu ra open-drain yêu cầu điện trở kéo lên để hoạt động chính xác.

IC AiP74HC/HCT06 chứa sáu bộ đảo. Đầu ra của AiP74HC/HCT06 là loại open-drain. Đầu ra open-drain yêu cầu điện trở kéo lên để hoạt động chính xác.

IC AiP74HC/HCT07 chứa sáu bộ đệm. Các đầu ra của AiP74HC/HCT07 là loại open-drain và có thể được kết nối với các đầu ra open-drain khác để thực hiện các chức năng OR có dây tích cực mức thấp hoặc AND có dây tích cực mức cao. Các đầu ra open-drain yêu cầu điện trở kéo lên để hoạt động chính xác.

IC AiP74HC/HCT07 chứa sáu bộ đệm. Các đầu ra của AiP74HC/HCT07 là loại open-drain và có thể được kết nối với các đầu ra open-drain khác để thực hiện các chức năng OR có dây tích cực mức thấp hoặc AND có dây tích cực mức cao. Các đầu ra open-drain yêu cầu điện trở kéo lên để hoạt động chính xác.

AiP74HC/HCT08 là một cổng AND bốn đầu vào 2 chân. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT08 là một cổng AND bốn đầu vào 2 chân. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT10 là một cổng NAND ba đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT10 là một cổng NAND ba đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT11 là cổng AND ba đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC. Mức đầu vào:Đối với AiP74HC11: Mức CMOSĐối với AiP74HCT11: Mức TTL  Được chỉ định trong khoảng nhiệt độ từ -40℃ đến +125℃  Thông tin đóng gói: DIP14/SOP14/TSSOP14

AiP74HC/HCT11 là một cổng AND ba đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT13 cung cấp hai cổng NAND 4 đầu vào với đầu vào kích hoạt Schmitt.

AiP74HC/HCT13 cung cấp hai cổng NAND 4 đầu vào với đầu vào kích hoạt Schmitt.

IC AiP74HC/HCT14 là một mạch đảo sáu cổng với đầu vào Schmitt-trigger. Thiết bị này có mức ngưỡng đầu vào thấp hơn để cho phép giao tiếp với các mức logic TTL. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để giao tiếp đầu vào với điện áp vượt quá VCC. Đầu vào Schmitt trigger chuyển đổi các tín hiệu đầu vào thay đổi chậm thành các tín hiệu đầu ra sắc nét, không bị nhiễu.

IC AiP74HC/HCT14 là một mạch đảo sáu cổng với đầu vào Schmitt-trigger. Thiết bị này có mức ngưỡng đầu vào thấp hơn để cho phép giao tiếp với các mức logic TTL. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để giao tiếp đầu vào với điện áp vượt quá VCC. Đầu vào Schmitt trigger chuyển đổi các tín hiệu đầu vào thay đổi chậm thành các tín hiệu đầu ra sắc nét, không bị nhiễu.

AiP74HC/HCT20 là một cổng NAND kép 4 đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT20 là một cổng NAND kép 4 đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT21 cung cấp chức năng AND 4 đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT21 cung cấp chức năng AND 4 đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT27 là một cổng NOR ba đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT27 là một cổng NOR ba đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT30 là một cổng NAND 8 đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT30 là một cổng NAND 8 đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT32 là một cổng logic OR bốn đầu vào với 2 chân. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT32 là một cổng logic OR bốn đầu vào với 2 chân. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT42 là bộ giải mã BCD sang thập phân 1/10. Nó nhận bốn đầu vào BCD (0A đến 3A) và cung cấp mười đầu ra loại trừ lẫn nhau (0Y(—) đến 9Y(—)). Thiết kế logic đảm bảo tất cả các đầu ra đều ở mức CAO khi các mã nhị phân lớn hơn chín được áp dụng vào đầu vào. Đầu vào quan trọng nhất (3A) tạo ra một chức năng ngăn chặn hữu ích khi thiết bị được sử dụng như một bộ giải mã 1/8. Đầu vào 3A cũng có thể được sử dụng làm đầu vào dữ liệu trong ứng dụng bộ tách kênh 8 đầu ra. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT42 là bộ giải mã BCD sang thập phân 1/10. Nó nhận bốn đầu vào BCD (0A đến 3A) và cung cấp mười đầu ra loại trừ lẫn nhau (0Y(—) đến 9Y(—)). Thiết kế logic đảm bảo tất cả các đầu ra đều ở mức CAO khi các mã nhị phân lớn hơn chín được áp dụng vào đầu vào. Đầu vào quan trọng nhất (3A) tạo ra một chức năng ngăn chặn hữu ích khi thiết bị được sử dụng như một bộ giải mã 1/8. Đầu vào 3A cũng có thể được sử dụng làm đầu vào dữ liệu trong ứng dụng bộ tách kênh 8 đầu ra. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT47 có các đầu ra hoạt động ở mức thấp được thiết kế để điều khiển trực tiếp đèn LED cực dương chung hoặc đèn báo sợi đốt. Các mẫu hiển thị cho số lượng đầu vào BCD trên 9 là các ký hiệu duy nhất để xác thực điều kiện đầu vào.

AiP74HC/HCT73 là bộ lật JK kích hoạt cạnh âm kép với các đầu vào J, K, xung nhịp (nCP(—)) và đặt lại (nR(—)) riêng biệt; cũng như các đầu ra Q và Q(—) bổ sung.

AiP74HC/HCT73 là bộ lật JK kích hoạt cạnh âm kép với các đầu vào J, K, xung nhịp (nCP(—)) và đặt lại (nR(—)) riêng biệt; cũng như các đầu ra Q và Q(—) bổ sung.

AiP74HC/HCT74 là loại flip-flop D kích hoạt cạnh dương kép. Chúng có các đầu vào dữ liệu (nD), xung nhịp (nCP), thiết lập (nS(—)D) và đặt lại (nR(—)D) riêng biệt, và các đầu ra nQ và nQ(—) bổ sung. Dữ liệu tại đầu vào nD, đáp ứng yêu cầu thời gian thiết lập và giữ trong quá trình chuyển đổi xung nhịp từ THẤP sang CAO, được lưu trữ trong flip-flop và xuất hiện tại đầu ra nQ. Hoạt động kích hoạt Schmitt ở đầu vào xung nhịp làm cho mạch có khả năng chịu đựng cao đối với thời gian tăng và giảm xung nhịp chậm hơn. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT74 là loại flip-flop D kích hoạt cạnh dương kép. Chúng có các đầu vào dữ liệu (nD), xung nhịp (nCP), thiết lập (nS(—)D) và đặt lại (nR(—)D) riêng biệt, và các đầu ra nQ và nQ(—) bổ sung. Dữ liệu tại đầu vào nD, đáp ứng yêu cầu thời gian thiết lập và giữ trong quá trình chuyển đổi xung nhịp từ THẤP sang CAO, được lưu trữ trong flip-flop và xuất hiện tại đầu ra nQ. Hoạt động kích hoạt Schmitt ở đầu vào xung nhịp làm cho mạch có khả năng chịu đựng cao đối với thời gian tăng và giảm xung nhịp chậm hơn. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT76 là mạch lật JK kép (có chức năng đặt trước và xóa).

AiP74HC/HCT76 là mạch lật JK kép (có chức năng đặt trước và xóa).

AiP74HC/HCT85 là bộ so sánh độ lớn 4 bit có thể mở rộng đến hầu hết mọi độ dài. Chúng thực hiện so sánh hai mã nhị phân 4 bit, mã BCD hoặc các mã đơn điệu khác và đưa ra ba kết quả độ lớn có thể có ở đầu ra (QA>B, QA=B và QA > B).B, IA=B và IAB, QA=B và QA.

AiP74HC/HCT85 là bộ so sánh độ lớn 4 bit có thể mở rộng đến hầu hết mọi độ dài. Chúng thực hiện so sánh hai mã nhị phân 4 bit, mã BCD hoặc các mã đơn điệu khác và đưa ra ba kết quả độ lớn có thể có ở đầu ra (QA>B, QA=B và QA > B).B, IA=B và IAB, QA=B và QA.

IC AiP74HC/HCT86 là cổng logic XOR 2 đầu vào bốn cực. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT86 là cổng logic XOR 2 đầu vào bốn cực. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT86 là cổng logic XOR 2 đầu vào bốn cực. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT93 là bộ đếm nhị phân 4 bit dạng gợn sóng.

AiP74HC/HCT93 là bộ đếm nhị phân 4 bit dạng gợn sóng.

AiP74HC/HCT95 là một thanh ghi dịch song song 4 bit.

AiP74HC/HCT95 là một thanh ghi dịch song song 4 bit.

AiP74HC/HCT107 là bộ lật JK kích hoạt cạnh âm kép với các đầu vào J, K, xung nhịp (nCP(—)) và đặt lại (nR(—)) riêng biệt; cũng như các đầu ra Q và Q(—) bổ sung.

AiP74HC/HCT107 là bộ lật JK kích hoạt cạnh âm kép với các đầu vào J, K, xung nhịp (nCP(—)) và đặt lại (nR(—)) riêng biệt; cũng như các đầu ra Q và Q(—) bổ sung.

AiP74HC/HCT112 là một flip-flop JK kích hoạt cạnh âm kép.

AiP74HC/HCT112 là một flip-flop JK kích hoạt cạnh âm kép.

IC AiP74HC/HCT126 là một bộ đệm/bộ điều khiển đường truyền bốn kênh với đầu ra 3 trạng thái được điều khiển bởi các đầu vào cho phép đầu ra (nOE). Mức THẤP trên nOE khiến đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT126 là một bộ đệm/bộ điều khiển đường truyền bốn kênh với đầu ra 3 trạng thái được điều khiển bởi các đầu vào cho phép đầu ra (nOE). Mức THẤP trên nOE khiến đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT132 là một cổng NAND 2 đầu vào bốn kênh với đầu vào kích hoạt Schmitt. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC. Đầu vào kích hoạt Schmitt chuyển đổi các tín hiệu đầu vào thay đổi chậm thành các tín hiệu đầu ra sắc nét, không bị nhiễu.

AiP74HC/HCT132 là một cổng NAND 2 đầu vào bốn kênh với đầu vào kích hoạt Schmitt. Đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối đầu vào với điện áp vượt quá VCC. Đầu vào kích hoạt Schmitt chuyển đổi các tín hiệu đầu vào thay đổi chậm thành các tín hiệu đầu ra sắc nét, không bị nhiễu.

IC AiP74HC/HCT139 giải mã hai đầu vào địa chỉ nhị phân có trọng số (nA0, nA1) thành bốn đầu ra loại trừ lẫn nhau (nY(—)0 đến nY(—)3). Mỗi bộ giải mã đều có một đầu vào cho phép (nE(—)). Khi nE(—) ở mức CAO, tất cả các đầu ra đều bị buộc ở mức CAO. Đầu vào cho phép có thể được sử dụng làm đầu vào dữ liệu cho ứng dụng bộ tách kênh 1 sang 4. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT139 giải mã hai đầu vào địa chỉ nhị phân có trọng số (nA0, nA1) thành bốn đầu ra loại trừ lẫn nhau (nY(—)0 đến nY(—)3). Mỗi bộ giải mã đều có một đầu vào cho phép (nE(—)). Khi nE(—) ở mức CAO, tất cả các đầu ra đều bị buộc ở mức CAO. Đầu vào cho phép có thể được sử dụng làm đầu vào dữ liệu cho ứng dụng bộ tách kênh 1 sang 4. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT145 là bộ giải mã/điều khiển chuyển đổi mã BCD sang thập phân.

AiP74HC/HCT145 là bộ giải mã/điều khiển chuyển đổi mã BCD sang thập phân.

Bộ mã hóa ưu tiên 9 đầu vào AiP74HC/HCT147 nhận dữ liệu từ chín đầu vào hoạt động ở mức THẤP.Các thiết bị này cung cấp chức năng mã hóa ưu tiên từ 10 dòng xuống 4 dòng bằng cách sử dụng số thập phân "không" ngầm định.Giá trị “không” được mã hóa khi cả chín đầu vào dữ liệu đều ở mức CAO, buộc cả bốn đầu ra cũng ở mức CAO.

Bộ mã hóa ưu tiên 9 đầu vào AiP74HC/HCT147 nhận dữ liệu từ chín đầu vào hoạt động ở mức THẤP.Các thiết bị này cung cấp chức năng mã hóa ưu tiên từ 10 dòng xuống 4 dòng bằng cách sử dụng số thập phân "không" ngầm định.Giá trị “không” được mã hóa khi cả chín đầu vào dữ liệu đều ở mức CAO, buộc cả bốn đầu ra cũng ở mức CAO.

IC AiP74HC/HCT148 mã hóa tám đường dữ liệu thành ba dòng (4-2-1) nhị phân (bát phân). Mạch ghép nối (đầu vào kích hoạt EI và đầu ra kích hoạt EO) được cung cấp để cho phép mở rộng bát phân mà không cần mạch bên ngoài. Các đầu vào và đầu ra dữ liệu hoạt động ở mức logic thấp.

IC AiP74HC/HCT148 mã hóa tám đường dữ liệu thành ba dòng (4-2-1) nhị phân (bát phân). Mạch ghép nối (đầu vào kích hoạt EI và đầu ra kích hoạt EO) được cung cấp để cho phép mở rộng bát phân mà không cần mạch bên ngoài. Các đầu vào và đầu ra dữ liệu hoạt động ở mức logic thấp.

IC AiP74HC/HCT151 là bộ ghép kênh 8 bit với tám đầu vào nhị phân (I0 đến I7), ba đầu vào chọn (S0 đến S2) và một đầu vào cho phép (E(—)). Một trong tám đầu vào nhị phân được chọn bởi các đầu vào chọn và được dẫn đến các đầu ra bổ sung (Y và Y(—)). Mức CAO trên E(—) buộc đầu ra Y xuống THẤP và đầu ra Y(—) lên CAO. Các đầu vào cũng bao gồm các điốt kẹp cho phép sử dụng các điện trở giới hạn dòng điện để giao tiếp các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT151 là bộ ghép kênh 8 bit với tám đầu vào nhị phân (I0 đến I7), ba đầu vào chọn (S0 đến S2) và một đầu vào cho phép (E(—)). Một trong tám đầu vào nhị phân được chọn bởi các đầu vào chọn và được dẫn đến các đầu ra bổ sung (Y và Y(—)). Mức CAO trên E(—) buộc đầu ra Y xuống THẤP và đầu ra Y(—) lên CAO. Các đầu vào cũng bao gồm các điốt kẹp cho phép sử dụng các điện trở giới hạn dòng điện để giao tiếp các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT153 là một bộ ghép kênh kép 4 đầu vào. Thiết bị này có các đầu vào kích hoạt độc lập (nE(—)) và các đầu vào chọn dữ liệu chung (S0 và S1). Đối với mỗi bộ ghép kênh, các đầu vào chọn sẽ chọn một trong bốn đầu vào nhị phân và dẫn nó đến đầu ra của bộ ghép kênh (nY). Mức CAO trên E(—) sẽ buộc các đầu ra của bộ ghép kênh tương ứng xuống MỨC THẤP. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT153 là một bộ ghép kênh kép 4 đầu vào. Thiết bị này có các đầu vào kích hoạt độc lập (nE(—)) và các đầu vào chọn dữ liệu chung (S0 và S1). Đối với mỗi bộ ghép kênh, các đầu vào chọn sẽ chọn một trong bốn đầu vào nhị phân và dẫn nó đến đầu ra của bộ ghép kênh (nY). Mức CAO trên E(—) sẽ buộc các đầu ra của bộ ghép kênh tương ứng xuống MỨC THẤP. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT154 là bộ giải mã/phân kênh từ 4 đến 16 dòng.

AiP74HC/HCT154 là bộ giải mã/phân kênh từ 4 đến 16 dòng.

AiP74HC/HCT156 là bộ giải mã/phân kênh kép 2 sang 4.

AiP74HC/HCT156 là bộ giải mã/phân kênh kép 2 sang 4.

IC AiP74HC/HCT160 là bộ đếm thập phân có thể đặt trước đồng bộ với chức năng nhớ dự đoán bên trong. Hoạt động đồng bộ được cung cấp bằng cách cho tất cả các flip-flop được kích hoạt đồng thời trên cạnh lên của xung nhịp (CP). Các đầu ra (Q0 đến Q3) của bộ đếm có thể được đặt trước ở mức CAO hoặc THẤP. Mức THẤP tại đầu vào cho phép song song (PE(—)) sẽ vô hiệu hóa hoạt động đếm và khiến dữ liệu tại các đầu vào dữ liệu (D0 đến D3) được nạp vào bộ đếm trên cạnh lên của xung nhịp. Việc đặt trước diễn ra bất kể mức độ tại các đầu vào cho phép đếm (CEP và CET). Mức THẤP tại đầu vào thiết lập lại chính (MR(—)) sẽ đặt Q0 đến Q3 ở mức THẤP bất kể mức độ tại các chân đầu vào CP, PE(—), CET và CEP (do đó cung cấp chức năng xóa không đồng bộ). Chức năng nhớ dự đoán giúp đơn giản hóa việc ghép nối tiếp các bộ đếm. Cả CEP và CET phải ở mức CAO để đếm. Đầu vào CET được đưa về phía trước để kích hoạt đầu ra đếm cuối cùng (TC). Khi tín hiệu đầu ra TC được kích hoạt, nó sẽ tạo ra một xung đầu ra CAO có thời lượng xấp xỉ bằng với xung đầu ra CAO của Q0. Xung này có thể được sử dụng để kích hoạt giai đoạn nối tiếp tiếp theo. Tần số xung nhịp tối đa cho các bộ đếm nối tiếp được xác định bởi độ trễ lan truyền từ CP đến TC và thời gian thiết lập từ CEP đến CP, theo công thức sau:fmax=1/(tP(max)(CP đến TC)+tSU(CEP đến CP))Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT160 là bộ đếm thập phân có thể đặt trước đồng bộ với chức năng nhớ dự đoán bên trong. Hoạt động đồng bộ được cung cấp bằng cách cho tất cả các flip-flop được kích hoạt đồng thời trên cạnh lên của xung nhịp (CP). Các đầu ra (Q0 đến Q3) của bộ đếm có thể được đặt trước ở mức CAO hoặc THẤP. Mức THẤP tại đầu vào cho phép song song (PE(—)) sẽ vô hiệu hóa hoạt động đếm và khiến dữ liệu tại các đầu vào dữ liệu (D0 đến D3) được nạp vào bộ đếm trên cạnh lên của xung nhịp. Việc đặt trước diễn ra bất kể mức độ tại các đầu vào cho phép đếm (CEP và CET). Mức THẤP tại đầu vào thiết lập lại chính (MR(—)) sẽ đặt Q0 đến Q3 ở mức THẤP bất kể mức độ tại các chân đầu vào CP, PE(—), CET và CEP (do đó cung cấp chức năng xóa không đồng bộ). Chức năng nhớ dự đoán giúp đơn giản hóa việc ghép nối tiếp các bộ đếm. Cả CEP và CET phải ở mức CAO để đếm. Đầu vào CET được đưa về phía trước để kích hoạt đầu ra đếm cuối cùng (TC). Khi tín hiệu đầu ra TC được kích hoạt, nó sẽ tạo ra một xung đầu ra CAO có thời lượng xấp xỉ bằng với xung đầu ra CAO của Q0. Xung này có thể được sử dụng để kích hoạt giai đoạn nối tiếp tiếp theo. Tần số xung nhịp tối đa cho các bộ đếm nối tiếp được xác định bởi độ trễ lan truyền từ CP đến TC và thời gian thiết lập từ CEP đến CP, theo công thức sau:fmax=1/(tP(max)(CP đến TC)+tSU(CEP đến CP))Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT161 là một bộ đếm nhị phân có thể đặt trước đồng bộ với chức năng đọc tín hiệu nhớ bên trong. Hoạt động đồng bộ được cung cấp bằng cách cho tất cả các flip-flop được kích hoạt đồng thời trên cạnh lên của xung nhịp (CP). Các đầu ra (Q0 đến Q3) của bộ đếm có thể được đặt trước ở mức CAO hoặc THẤP. Mức THẤP tại đầu vào cho phép song song (PE(—)) sẽ vô hiệu hóa hoạt động đếm và khiến dữ liệu tại các đầu vào dữ liệu (D0 đến D3) được nạp vào bộ đếm trên cạnh lên của xung nhịp. Việc đặt trước diễn ra bất kể mức độ tại các đầu vào cho phép đếm (CEP và CET). Mức THẤP tại đầu vào thiết lập lại chính (MR(—)) sẽ đặt Q0 đến Q3 ở mức THẤP bất kể mức độ tại các chân đầu vào CP, PE(—), CET và CEP (do đó cung cấp chức năng xóa không đồng bộ). Chức năng đọc tín hiệu nhớ giúp đơn giản hóa việc ghép nối tiếp các bộ đếm. Cả CEP và CET phải ở mức CAO để đếm. Đầu vào CET được đưa về phía trước để kích hoạt đầu ra đếm cuối (TC). Khi tín hiệu đầu ra TC được kích hoạt, nó sẽ tạo ra một xung đầu ra CAO có thời lượng xấp xỉ bằng với xung đầu ra CAO của Q0. Xung này có thể được sử dụng để kích hoạt giai đoạn nối tiếp tiếp theo. Tần số xung nhịp tối đa cho các bộ đếm nối tiếp được xác định bởi độ trễ lan truyền từ CP đến TC và thời gian thiết lập từ CEP đến CP, theo công thức sau:fmax=1/(tP(max)(CP đến TC)+tSU(CEP đến CP))Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT161 là một bộ đếm nhị phân có thể đặt trước đồng bộ với chức năng đọc tín hiệu nhớ bên trong. Hoạt động đồng bộ được cung cấp bằng cách cho tất cả các flip-flop được kích hoạt đồng thời trên cạnh lên của xung nhịp (CP). Các đầu ra (Q0 đến Q3) của bộ đếm có thể được đặt trước ở mức CAO hoặc THẤP. Mức THẤP tại đầu vào cho phép song song (PE(—)) sẽ vô hiệu hóa hoạt động đếm và khiến dữ liệu tại các đầu vào dữ liệu (D0 đến D3) được nạp vào bộ đếm trên cạnh lên của xung nhịp. Việc đặt trước diễn ra bất kể mức độ tại các đầu vào cho phép đếm (CEP và CET). Mức THẤP tại đầu vào thiết lập lại chính (MR(—)) sẽ đặt Q0 đến Q3 ở mức THẤP bất kể mức độ tại các chân đầu vào CP, PE(—), CET và CEP (do đó cung cấp chức năng xóa không đồng bộ). Chức năng đọc tín hiệu nhớ giúp đơn giản hóa việc ghép nối tiếp các bộ đếm. Cả CEP và CET phải ở mức CAO để đếm. Đầu vào CET được đưa về phía trước để kích hoạt đầu ra đếm cuối (TC). Khi tín hiệu đầu ra TC được kích hoạt, nó sẽ tạo ra một xung đầu ra CAO có thời lượng xấp xỉ bằng với xung đầu ra CAO của Q0. Xung này có thể được sử dụng để kích hoạt giai đoạn nối tiếp tiếp theo. Tần số xung nhịp tối đa cho các bộ đếm nối tiếp được xác định bởi độ trễ lan truyền từ CP đến TC và thời gian thiết lập từ CEP đến CP, theo công thức sau:fmax=1/(tP(max)(CP đến TC)+tSU(CEP đến CP))Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74HC/HCT163 là một bộ đếm nhị phân có thể đặt trước đồng bộ với cơ chế đọc tín hiệu nhớ bên trong. Hoạt động đồng bộ được cung cấp bằng cách cho tất cả các flip-flop được kích hoạt đồng thời trên cạnh lên của xung nhịp (CP). Các đầu ra (Q0 đến Q3) của bộ đếm có thể được đặt trước ở mức CAO hoặc THẤP. Mức THẤP tại đầu vào cho phép song song (PE(—)) sẽ vô hiệu hóa hoạt động đếm. Nó khiến dữ liệu tại các đầu vào dữ liệu (D0 đến D3) được nạp vào bộ đếm trên cạnh lên của xung nhịp. Việc đặt trước diễn ra bất kể mức độ tại các đầu vào cho phép đếm (CEP và CET). Mức THẤP tại đầu vào thiết lập lại chính (MR(—)) sẽ đặt Q0 đến Q3 ở mức THẤP sau khi chuyển đổi lên tiếp theo trên đầu vào xung nhịp (CP). Hành động này xảy ra bất kể mức độ tại các chân đầu vào PE(—), CET và CEP. Tính năng thiết lập lại đồng bộ này cho phép nhà thiết kế sửa đổi số đếm tối đa chỉ với một cổng NAND bên ngoài. Cơ chế đọc tín hiệu nhớ giúp đơn giản hóa việc ghép nối tiếp các bộ đếm. Cả CEP và CET đều phải ở mức CAO để thực hiện đếm. Tín hiệu đầu vào CET được đưa về phía trước để kích hoạt đầu ra đếm cuối (TC). Đầu ra TC được kích hoạt sẽ tạo ra một xung tín hiệu CAO có thời lượng xấp xỉ bằng thời lượng của xung tín hiệu CAO của Q0. Xung này có thể được sử dụng để kích hoạt tầng tiếp theo. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.Độ trễ lan truyền từ CP đến TC và thời gian thiết lập từ CEP đến CP xác định tần số xung nhịp tối đa cho các bộ đếm mắc nối tiếp theo công thức sau:fmax=1/(tP(max)(CP đến TC)+tSU(CEP đến CP))

IC AiP74HC/HCT163 là một bộ đếm nhị phân có thể đặt trước đồng bộ với cơ chế đọc tín hiệu nhớ bên trong. Hoạt động đồng bộ được cung cấp bằng cách cho tất cả các flip-flop được kích hoạt đồng thời trên cạnh lên của xung nhịp (CP). Các đầu ra (Q0 đến Q3) của bộ đếm có thể được đặt trước ở mức CAO hoặc THẤP. Mức THẤP tại đầu vào cho phép song song (PE(—)) sẽ vô hiệu hóa hoạt động đếm. Nó khiến dữ liệu tại các đầu vào dữ liệu (D0 đến D3) được nạp vào bộ đếm trên cạnh lên của xung nhịp. Việc đặt trước diễn ra bất kể mức độ tại các đầu vào cho phép đếm (CEP và CET). Mức THẤP tại đầu vào thiết lập lại chính (MR(—)) sẽ đặt Q0 đến Q3 ở mức THẤP sau khi chuyển đổi lên tiếp theo trên đầu vào xung nhịp (CP). Hành động này xảy ra bất kể mức độ tại các chân đầu vào PE(—), CET và CEP. Tính năng thiết lập lại đồng bộ này cho phép nhà thiết kế sửa đổi số đếm tối đa chỉ với một cổng NAND bên ngoài. Cơ chế đọc tín hiệu nhớ giúp đơn giản hóa việc ghép nối tiếp các bộ đếm. Cả CEP và CET đều phải ở mức CAO để thực hiện đếm. Tín hiệu đầu vào CET được đưa về phía trước để kích hoạt đầu ra đếm cuối (TC). Đầu ra TC được kích hoạt sẽ tạo ra một xung tín hiệu CAO có thời lượng xấp xỉ bằng thời lượng của xung tín hiệu CAO của Q0. Xung này có thể được sử dụng để kích hoạt tầng tiếp theo. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.Độ trễ lan truyền từ CP đến TC và thời gian thiết lập từ CEP đến CP xác định tần số xung nhịp tối đa cho các bộ đếm mắc nối tiếp theo công thức sau:fmax=1/(tP(max)(CP đến TC)+tSU(CEP đến CP))

AiP74HC/HCT165 là thanh ghi dịch 8 bit nối tiếp hoặc song song vào/nối tiếp ra. Thiết bị có một đầu vào dữ liệu nối tiếp (DS), tám đầu vào dữ liệu song song (D0 đến D7) và hai đầu ra nối tiếp bổ sung (Q7 và Q7). Khi đầu vào tải song song (PL(—)) ở mức THẤP, dữ liệu từ D0 đến D7 được nạp vào thanh ghi dịch không đồng bộ. Khi PL(—) ở mức CAO, dữ liệu được đưa vào thanh ghi nối tiếp tại DS. Khi đầu vào cho phép xung nhịp (CE(—)) ở mức THẤP, dữ liệu được dịch chuyển theo các chuyển đổi từ THẤP sang CAO của đầu vào CP. Mức CAO trên CE(—) sẽ vô hiệu hóa đầu vào CP. Các đầu vào chịu được điện áp quá tải lên đến 15V. Điều này cho phép thiết bị được sử dụng trong các ứng dụng dịch chuyển mức CAO xuống THẤP.

AiP74HC/HCT165 là thanh ghi dịch 8 bit nối tiếp hoặc song song vào/nối tiếp ra. Thiết bị có một đầu vào dữ liệu nối tiếp (DS), tám đầu vào dữ liệu song song (D0 đến D7) và hai đầu ra nối tiếp bổ sung (Q7 và Q7). Khi đầu vào tải song song (PL(—)) ở mức THẤP, dữ liệu từ D0 đến D7 được nạp vào thanh ghi dịch không đồng bộ. Khi PL(—) ở mức CAO, dữ liệu được đưa vào thanh ghi nối tiếp tại DS. Khi đầu vào cho phép xung nhịp (CE(—)) ở mức THẤP, dữ liệu được dịch chuyển theo các chuyển đổi từ THẤP sang CAO của đầu vào CP. Mức CAO trên CE(—) sẽ vô hiệu hóa đầu vào CP. Các đầu vào chịu được điện áp quá tải lên đến 15V. Điều này cho phép thiết bị được sử dụng trong các ứng dụng dịch chuyển mức CAO xuống THẤP.

AiP74HC/HCT173 là một flip-flop D bốn kênh kích hoạt cạnh dương. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT173 là một flip-flop D bốn kênh kích hoạt cạnh dương. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

AiP74HC/HCT174 là một flip-flop D kiểu kích hoạt cạnh dương sáu bit với các đầu vào dữ liệu (Dn) và đầu ra (Qn) riêng biệt.

AiP74HC/HCT174 là một flip-flop D kiểu kích hoạt cạnh dương sáu bit với các đầu vào dữ liệu (Dn) và đầu ra (Qn) riêng biệt.

AiP74HC/HCT175 là một flip-flop loại D kích hoạt cạnh dương bốn kênh với các đầu vào dữ liệu riêng biệt (Dn) và các đầu ra bổ sung (Qn và ).

AiP74HC/HCT175 là một flip-flop loại D kích hoạt cạnh dương bốn kênh với các đầu vào dữ liệu riêng biệt (Dn) và các đầu ra bổ sung (Qn và ).

AiP74HC/HCT190 là bộ đếm thập phân BCD tăng/giảm không đồng bộ. Chúng chứa bốn chip.Các flip-flop chủ/tớ với mạch điều khiển và định tuyến bên trong cung cấp chức năng đặt trước không đồng bộ và hoạt động đếm tăng/giảm đồng bộ.

AiP74HC/HCT190 là bộ đếm thập phân BCD tăng/giảm không đồng bộ. Chúng chứa bốn chip.Các flip-flop chủ/tớ với mạch điều khiển và định tuyến bên trong cung cấp chức năng đặt trước không đồng bộ và hoạt động đếm tăng/giảm đồng bộ.

AiP74HC/HCT191 là một bộ đếm nhị phân 4 bit tăng/giảm có thể cài đặt trước không đồng bộ. Nó chứa bốn flip-flop chủ/tớ với mạch điều khiển và cổng bên trong để cung cấp khả năng cài đặt trước không đồng bộ và hoạt động đếm tăng/đếm giảm đồng bộ.

AiP74HC/HCT191 là một bộ đếm nhị phân 4 bit tăng/giảm có thể cài đặt trước không đồng bộ. Nó chứa bốn flip-flop chủ/tớ với mạch điều khiển và cổng bên trong để cung cấp khả năng cài đặt trước không đồng bộ và hoạt động đếm tăng/đếm giảm đồng bộ.

AiP74HC/HCT192 là bộ đếm BCD đồng bộ tăng/giảm. Các xung nhịp tăng/giảm riêng biệt, CPU và CPD, giúp đơn giản hóa hoạt động. Các đầu ra thay đổi trạng thái đồng bộ với sự chuyển đổi từ THẤP sang CAO của một trong hai đầu vào xung nhịp. Nếu xung nhịp CPU được tạo xung trong khi CPD được giữ ở mức CAO, thiết bị sẽ đếm tăng. Nếu xung nhịp CPD được tạo xung trong khi CPU được giữ ở mức CAO, thiết bị sẽ đếm giảm. Chỉ có một đầu vào xung nhịp có thể được giữ ở mức CAO tại một thời điểm để đảm bảo hoạt động có thể dự đoán được. Thiết bị có thể được xóa bất cứ lúc nào bằng đầu vào thiết lập lại chính không đồng bộ (MR); nó cũng có thể được tải song song bằng cách kích hoạt đầu vào tải song song không đồng bộ (PL(—)).

AiP74HC/HCT192 là bộ đếm BCD đồng bộ tăng/giảm. Các xung nhịp tăng/giảm riêng biệt, CPU và CPD, giúp đơn giản hóa hoạt động. Các đầu ra thay đổi trạng thái đồng bộ với sự chuyển đổi từ THẤP sang CAO của một trong hai đầu vào xung nhịp. Nếu xung nhịp CPU được tạo xung trong khi CPD được giữ ở mức CAO, thiết bị sẽ đếm tăng. Nếu xung nhịp CPD được tạo xung trong khi CPU được giữ ở mức CAO, thiết bị sẽ đếm giảm. Chỉ có một đầu vào xung nhịp có thể được giữ ở mức CAO tại một thời điểm để đảm bảo hoạt động có thể dự đoán được. Thiết bị có thể được xóa bất cứ lúc nào bằng đầu vào thiết lập lại chính không đồng bộ (MR); nó cũng có thể được tải song song bằng cách kích hoạt đầu vào tải song song không đồng bộ (PL(—)).

IC AiP74HC/HCT193 là bộ đếm nhị phân đồng bộ 4 bit tăng/giảm. Các xung nhịp tăng/giảm riêng biệt, CPU và CPD, giúp đơn giản hóa hoạt động. Các đầu ra thay đổi trạng thái đồng bộ với sự chuyển đổi từ mức THẤP sang mức CAO của một trong hai xung nhịp đầu vào. Nếu xung nhịp CPU được tạo xung trong khi CPD được giữ ở mức CAO, thiết bị sẽ đếm tăng. Nếu xung nhịp CPD được tạo xung trong khi CPU được giữ ở mức CAO, thiết bị sẽ đếm giảm.

IC AiP74HC/HCT193 là bộ đếm nhị phân đồng bộ 4 bit tăng/giảm. Các xung nhịp tăng/giảm riêng biệt, CPU và CPD, giúp đơn giản hóa hoạt động. Các đầu ra thay đổi trạng thái đồng bộ với sự chuyển đổi từ mức THẤP sang mức CAO của một trong hai xung nhịp đầu vào. Nếu xung nhịp CPU được tạo xung trong khi CPD được giữ ở mức CAO, thiết bị sẽ đếm tăng. Nếu xung nhịp CPD được tạo xung trong khi CPU được giữ ở mức CAO, thiết bị sẽ đếm giảm.

The AiP74HC/HCT194 is a 4-bit bidirectional universal shift register.