CD4044

AiP74AVC16T245 là bộ thu phát 16 bit với khả năng chuyển đổi điện áp hai chiều và đầu ra 3 trạng thái. Thiết bị có thể được sử dụng như hai bộ thu phát 8 bit hoặc như một bộ thu phát 16 bit. Nó có nguồn cấp kép (VCC(A) và VCC(B)) để chuyển đổi điện áp và bốn cổng vào/ra 8 bit (nAn và nBn), mỗi cổng có tín hiệu cho phép đầu ra riêng (n) và đầu vào gửi/nhận (nDIR) để điều khiển hướng. VCC(A) và VCC(B) có thể được cấp nguồn độc lập ở bất kỳ điện áp nào từ 0,8V đến 3,6V, giúp thiết bị phù hợp cho việc chuyển đổi điện áp thấp giữa bất kỳ điện áp nào sau đây: 0,8V, 1,2V, 1,5V, 1,8V, 2,5V và 3,3V. Mức CAO trên nDIR chọn truyền từ nAn sang nBn trong khi mức THẤP trên nDIR chọn truyền từ nBn sang nAn. Tín hiệu CAO trên n khiến các đầu ra chuyển sang trạng thái TẮT với trở kháng cao.Thiết bị được thiết kế đầy đủ cho các ứng dụng tắt nguồn một phần bằng cách sử dụng IOFF. Mạch IOFF vô hiệu hóa đầu ra, ngăn chặn bất kỳ dòng điện ngược gây hại nào chạy qua thiết bị khi thiết bị tắt nguồn. Ở chế độ ngủ đông, khi VCC(A) hoặc VCC(B) ở mức GND, cả nAn và nBn đều ở trạng thái TẮT trở kháng cao.

AiP74AVC16T245 là bộ thu phát 16 bit với khả năng chuyển đổi điện áp hai chiều và đầu ra 3 trạng thái. Thiết bị có thể được sử dụng như hai bộ thu phát 8 bit hoặc như một bộ thu phát 16 bit. Nó có nguồn cấp kép (VCC(A) và VCC(B)) để chuyển đổi điện áp và bốn cổng vào/ra 8 bit (nAn và nBn), mỗi cổng có tín hiệu cho phép đầu ra riêng (n) và đầu vào gửi/nhận (nDIR) để điều khiển hướng. VCC(A) và VCC(B) có thể được cấp nguồn độc lập ở bất kỳ điện áp nào từ 0,8V đến 3,6V, giúp thiết bị phù hợp cho việc chuyển đổi điện áp thấp giữa bất kỳ điện áp nào sau đây: 0,8V, 1,2V, 1,5V, 1,8V, 2,5V và 3,3V. Mức CAO trên nDIR chọn truyền từ nAn sang nBn trong khi mức THẤP trên nDIR chọn truyền từ nBn sang nAn. Tín hiệu CAO trên n khiến các đầu ra chuyển sang trạng thái TẮT với trở kháng cao.Thiết bị được thiết kế đầy đủ cho các ứng dụng tắt nguồn một phần bằng cách sử dụng IOFF. Mạch IOFF vô hiệu hóa đầu ra, ngăn chặn bất kỳ dòng điện ngược gây hại nào chạy qua thiết bị khi thiết bị tắt nguồn. Ở chế độ ngủ đông, khi VCC(A) hoặc VCC(B) ở mức GND, cả nAn và nBn đều ở trạng thái TẮT trở kháng cao.

AiP74AVC16245 là bộ thu phát 16 bit có các đầu ra tương thích bus 3 trạng thái không đảo chiều ở cả hướng gửi và nhận.

AiP74AUP1G00 cung cấp chức năng NAND 2 đầu vào đơn. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0.8V đến 3.6V.

AiP74AUP1G00 cung cấp chức năng NAND 2 đầu vào đơn. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0.8V đến 3.6V.

IC AiP74AUP1G04 cung cấp bộ đệm đảo đơn. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0,8V đến 3,6V.

IC AiP74AUP1GU04 cung cấp một cổng đảo đơn không đệm. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0,8V đến 3,6V.

IC AiP74AUP1G06 cung cấp bộ đệm đảo đơn với đầu ra cực thu hở. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0,8V đến 3,6V.

IC AiP74AUP1G0832 cung cấp hàm Boolean: Y=(A×B)+C. Người dùng có thể chọn các hàm logic OR, AND và AND-OR. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0.8V đến 3.6V.

AiP74AUP1G09 cung cấp cổng AND đơn 2 đầu vào với đầu ra cực thu hở. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0,8V đến 3,6V.

IC AiP74AUP1G11 cung cấp chức năng AND 3 đầu vào đơn. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0,8V đến 3,6V.

AiP74AUP1G17 cung cấp bộ đệm kích hoạt Schmitt đơn.Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0,8V đến 3,6V.

AiP74AUP1G34 cung cấp hai bộ đệm điện áp thấp, công suất thấp. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0,8V đến 3,6V.

AiP74AUP1G38 cung cấp cổng NAND đơn 2 đầu vào với đầu ra cực thu hở. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0,8V đến 3,6V.

IC AiP74AUP1G57 cung cấp nhiều chức năng có thể cấu hình. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0,8V đến 3,6V.

IC AiP74AUP1G58 cung cấp nhiều chức năng có thể cấu hình. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0,8V đến 3,6V.

IC AiP74AUP1G79 cung cấp một mạch lật kiểu D kích hoạt bằng cạnh dương đơn. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0,8V đến 3,6V.

IC AiP74AUP1G86 cung cấp chức năng cổng logic XOR đơn với 2 đầu vào. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0,8V đến 3,6V.

IC AiP74AUP1G132 cung cấp bộ kích hoạt Schmitt NAND 2 đầu vào đơn. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0,8V đến 3,6V.

IC AiP74AUP1G332 cung cấp một cổng logic OR 3 đầu vào duy nhất. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn bộ dải điện áp VCC. Từ 0,8V đến 3,6V.

IC AiP74AUP1G373 cung cấp đầu ra 3 trạng thái dạng chốt trong suốt kiểu D đơn. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0,8V đến 3,6V.

IC AiP74AUP2G00 cung cấp chức năng AND kép 2 đầu vào. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0.8V đến 3.6V.

IC AiP74AUP2G02 cung cấp chức năng NOR kép 2 đầu vào, chấp nhận các tín hiệu đầu vào tiêu chuẩn. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0.8V đến 3.6V.

IC AiP74AUP2G04 cung cấp hai bộ đệm đảo. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0,8V đến 3,6V.

IC AiP74AUP2GU04 cung cấp hai cổng đảo không đệm. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0,8V đến 3,6V.

IC AiP74AUP2G06 cung cấp hai bộ đệm đảo với đầu ra cực thu hở. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0,8V đến 3,6V.

AiP74AUP2G0604 cung cấp một bộ đệm đảo đơn với đầu ra cực thu hở và một bộ đảo đơn chấp nhận các tín hiệu đầu vào tiêu chuẩn.Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0,8V đến 3,6V.

IC AiP74AUP2G07 cung cấp hai bộ đệm không đảo với đầu ra cực thu hở. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0,8V đến 3,6V.

IC AiP74AUP2G08 cung cấp chức năng AND kép 2 đầu vào. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0.8V đến 3.6V.

AiP74AUP2G09 cung cấp cổng AND kép 2 đầu vào với đầu ra cực thu hở. Thiết bị này đảm bảo mức tiêu thụ điện năng tĩnh và động rất thấp trên toàn dải điện áp VCC từ 0,8V đến 3,6V.

AiPLS0102 là một mạch chuyển đổi mức điện áp. Mạch này hỗ trợ chuyển đổi đa mức điện áp hai chiều trong phạm vi từ 0,8V đến 5V mà không cần điều khiển hướng.

AiP2206 là bộ chuyển đổi mức điện áp hai chiều cho bus IC và bus SMB với một cổng kích hoạt và hoạt động trong dải điện áp từ 1.0V đến 3.6V (Vref1) và 1.8V đến 5.5V (Vbis (ref2)). AiP2206 cho phép chuyển đổi mức điện áp hai chiều từ 1V đến 5V mà không cần sử dụng các chân điều hướng. Điện trở trạng thái BẬT thấp của công tắc cho phép thực hiện các kết nối với độ trễ lan truyền tối thiểu. Khi cổng kích hoạt ở mức cao, công tắc chuyển đổi được bật và SC1 và SD1 được kết nối với SC1 và SD1 tương ứng, cho phép truyền dữ liệu ở cả hai đầu. Khi cổng kích hoạt ở mức thấp, công tắc tắt và các cổng ở trạng thái trở kháng cao.AiP2206 sẽ cách ly cả hai phía khi thiết bị bị vô hiệu hóa và cung cấp khả năng chuyển đổi mức điện áp khi được kích hoạt. AiP2206 có thể được sử dụng để vận hành hai bus, một bus hoạt động ở tần số 400kHz và bus còn lại ở tần số 100kHz. Nếu hai bus này có tần số khác nhau, bus 100kHz phải được cách ly khi bus kia hoạt động ở tần số 400kHz. Nếu bộ điều khiển hoạt động ở tần số 400kHz, tần số hoạt động tối đa của hệ thống có thể thấp hơn 400kHz do độ trễ của quá trình chuyển đổi. Giống như hệ thống 12C tiêu chuẩn, AiP2206 cần cung cấp mức logic cao cho bus chuyển đổi thông qua điện trở kéo lên. AiP2206 có cấu hình bus 12C tiêu chuẩn với cực thu mở. Điện trở kéo lên được xác định bởi tốc độ truyền của hệ thống, nhưng cả hai đầu của bộ chuyển đổi đều phải có điện trở kéo lên. Thiết bị này chủ yếu hoạt động trong các thiết bị bus IC ở chế độ tiêu chuẩn, chế độ nhanh và chế độ nhanh Plus để phối hợp với các thiết bị SMBus. Tần số tối đa phụ thuộc vào hằng số thời gian RC, nhưng nhìn chung được cho phép lớn hơn 2MHz. Khi cổng SDA1 hoặc SDA2 ở mức thấp, giữa SDA1 và SDA2 sẽ ở trạng thái BẬT và có một điện trở BẬT nhỏ. Giả sử mức cao tham chiếu của thiết bị tại SDA2 cao hơn mức cao tham chiếu của thiết bị tại SDA1, điện áp đầu ra tại SDA1 sẽ bị giới hạn ở điện áp do VREFI thiết lập khi thiết bị tại SDA2 xuất ra mức cao. Khi thiết bị tại SDA1 xuất ra mức cao, SDA2 được kéo lên bằng điện trở kéo lên đến mức cao do điện áp nguồn kéo lên cực thoát (VpuD) thiết lập. Điều này cho phép người dùng tự do chuyển đổi giữa mức cao và mức thấp mà không cần chân điều khiển hướng. Nguyên lý hoạt động của kênh SCL1/SCL2 giống như kênh SDA1/SDA2.Tất cả các kênh đều có cùng đặc tính điện, và chỉ có một sự sai lệch nhỏ về điện áp hoặc độ trễ lan truyền từ phía này sang phía kia. Việc chế tạo các công tắc đối xứng có lợi trong việc giải quyết vấn đề chuyển đổi mức điện áp của các bóng bán dẫn phân tách. Bộ chuyển đổi này cung cấp khả năng bảo vệ ESD tuyệt vời choNó bảo vệ các thiết bị điện áp thấp, đồng thời bảo vệ các thiết bị thiếu khả năng chống tĩnh điện.

AiPGTL2003 là một mạch chuyển đổi mức điện áp. Mạch này hỗ trợ chuyển đổi đa mức điện áp hai chiều trong phạm vi từ 0,8V đến 5V mà không cần điều khiển hướng.

AiPGTL2014 là bộ thu phát hai chiều GTL-LVTTL 4 bit. LVTTL là kiểu đầu vào/đầu ra COMS điển hình; các tham số GTL cho phép cấu hình tự do: ngưỡng đầu vào mức được cung cấp từ bên ngoài, đầu ra là đầu ra rò rỉ hở, và mức cao được cung cấp bởi điện trở kéo lên bên ngoài, có thể đáp ứng nhiều yêu cầu về mức GTL khác nhau.

The AiP74HC/HCT4851 is 8-channel analog multiplexers/demultiplexers with three digital select inputs (S0 to S2), an active-LOW enable input (E—), eight independent inputs/outputs (Y0 to Y7) and a common input/output (Z). The devices feature injection-current effect control, which has excellent value in automotive applications where voltages in excess of the supply voltage are common.

The AiP74HC/HCT4851 is 8-channel analog multiplexers/demultiplexers with three digital select inputs (S0 to S2), an active-LOW enable input (E—), eight independent inputs/outputs (Y0 to Y7) and a common input/output (Z). The devices feature injection-current effect control, which has excellent value in automotive applications where voltages in excess of the supply voltage are common.

The AiP74HC/HCT48751 is a single-pole octal-throw analog switch (SP8T) suitable for use in analog or digital 8:1 multiplexer/demultiplexer applications. The switch features three digital select inputs (S0, S1 and S2), eight independent inputs/outputs (Yn), a common input/output (Z) and a digital enable input (E—). When E—is HIGH, the switches are turned off.

The AiP74HC/HCT48751 is a single-pole octal-throw analog switch (SP8T) suitable for use in analog or digital 8:1 multiplexer/demultiplexer applications. The switch features three digital select inputs (S0, S1 and S2), eight independent inputs/outputs (Yn), a common input/output (Z) and a digital enable input (E—). When E—is HIGH, the switches are turned off.

The AiP74HC/HCT48752 is a dual single-pole quad-throw analog switch (2×SP4T) suitable for use in analog or digital 4:1 multiplexer/demultiplexer applications. Each switch features four independent inputs/outputs (nY0, nY1, nY2 and nY3) and a common input/output (nZ). A digital enable input (E—) and two digital select inputs (S0 and S1) are common to both switches. When E—is HIGH, the switches are turned off.

The AiP74HC/HCT48752 is a dual single-pole quad-throw analog switch (2×SP4T) suitable for use in analog or digital 4:1 multiplexer/demultiplexer applications. Each switch features four independent inputs/outputs (nY0, nY1, nY2 and nY3) and a common input/output (nZ). A digital enable input (E—) and two digital select inputs (S0 and S1) are common to both switches. When E—is HIGH, the switches are turned off.

The AiP74HC/HCT48753 is a triple single-pole double-throw analog switch (3×SPDT) suitable for use in analog or digital 2:1 multiplexer/demultiplexer applications. Each switch features a digital select input (Sn), two independent inputs/outputs (nY0 and nY1) and a common input/output (nZ). A digital enable input (E—) is common to all switches. When E—is HIGH, the switches are turned off.

The AiP74HC/HCT48753 is a triple single-pole double-throw analog switch (3×SPDT) suitable for use in analog or digital 2:1 multiplexer/demultiplexer applications. Each switch features a digital select input (Sn), two independent inputs/outputs (nY0 and nY1) and a common input/output (nZ). A digital enable input (E—) is common to all switches. When E—is HIGH, the switches are turned off.

The AiP74LV4051 is a low-voltage CMOS device and is pin and function compatible with the AiP74HC/HCT4051. The AiP74LV4051 is an 8-channel analog multiplexer/demultiplexer with three digital select inputs (S0 to S2), an active-LOW enable input (E), eight independent inputs/outputs (Y0 to Y7) and a common input/output (Z).

The AiP74LV4052 is a low-voltage CMOS device and is pin and function compatible with the AiP74HC/HCT4052.The AiP74LV4052 is a dual 4-channel analog multiplexer/demultiplexer with a common select logic. Each multiplexer has four independent inputs/outputs (nY0 to nY3) and a common input/output (nZ). The common channel select logics include two digital select inputs (S0 and S1) and an active LOW enable input (E(—)). With E(—) LOW, one of the four switches is selected (low impedance ON-state) by S0 and S1. With E(—) HIGH, all switches are in the high impedance OFF-state, independent of S0 and S1. VCC and GND are the supply voltage pins for the digital control inputs (S0, S1 and E(—)). The VCC to GND ranges are 1.0V to 6.0V. The analog inputs/outputs (nY0, to nY3, and nZ) can swing between VCC as a positive limit and VEE as a negative limit. VCC-VEE may not exceed 6.0V. For operation as a digital multiplexer/demultiplexer, VEE is connected to GND (typically ground).

The AiP74LV4053 is a triple single-pole double-throw (SPDT) analog switch, suitable for use as an analog or digital multiplexer/demultiplexer.

The AiP74LV48751 is an 8-channel analog multiplexer/demultiplexer with three digital select inputs (S0 to S2), an active-LOW enable input (E), eight independent inputs/outputs (Y0 to Y7) and a common  input/output (Z).

The AiP74LV48752 is a dual 4-channel analog multiplexer/demultiplexer with a common select logic. Each multiplexer has four independent inputs/outputs (nY0 to nY3) and a common input/output (nZ). The common channel select logics include two digital select inputs (S0 and S1) and an active LOW enable input (E—). With E—LOW, one of the four switches is selected (low impedance ON-state) by S0 and S1. With E—HIGH, all switches are in the high impedance OFF-state, independent of S0 and S1. VCC and GND are the supply voltage pins for the digital control inputs (S0, S1 and E—). The VCC to GND ranges are 2.0V to 6.0V. The analog inputs/outputs (nY0, to nY3, and nZ) can swing between VCC as a positive limit. VCC may not exceed 6.0V.

The AiP74LV48753 is a triple single-pole double-throw (SPDT) analog switch, suitable for use as an analog or digital multiplexer/demultiplexer.

The AiP74LVC1G66 provides one single pole, single-throw analog switch function. It has two input/output terminals (Y and Z) and an active HIGH enable input pin (E). When E is LOW, the analog switch is turned off. 

The AiP74LVC1G3157 provides one analog multiplexer/demultiplexer with one digital select input (S), two independent inputs/outputs (Y0, Y1) and a common input/output (Z).Schmitt trigger action at the select input makes the circuit tolerant of slower input rise and fall times across the entire VCC range from 1.65V to 5.5V.

The CD4051 is an 8-channel analog multiplexer/demultiplexer with three address inputs (S1 to S3), an active LOW enable input (E(—)), eight independent inputs/outputs (Y0 to Y7) and a common input/output (Z). The device contains eight bidirectional analog switches, each with one side connected to an independent input/output (Y0 to Y7) and the other side connected to a common input/output (Z). With E(—) LOW, one of the eight switches is selected (low-impedance ON-state) by S1 to S3. With E(—) HIGH, all switches are in the high-impedance OFF-state, independent of S1 to S3. If break before make is needed, then it is necessary to use the enable input.VDD and VSS are the supply voltage connections for the digital control inputs (S1 to S3, and E(—)). The VDD to VSS range is 3V to 9V. The analog inputs/outputs (Y0 to Y7, and Z) can swing between VDD as a positive limit and VEE as a negative limit. VDD-VEE may not exceed 9V. Unused inputs must be connected to VDD, VSS, or another input. For operation as a digital multiplexer/demultiplexer, VEE is connected to VSS (typically ground). VEE and VSS are the supply voltage connections for the switches.

The CD4051H is an 8-channel analog multiplexer/demultiplexer with three address inputs (S1 to S3), an active LOW enable input (E(—)), eight independent inputs/outputs (Y0 to Y7) and a common input/output (Z). The device contains eight bidirectional analog switches, each with one side connected to an independent input/output (Y0 to Y7) and the other side connected to a common input/output (Z). With E(—) LOW, one of the eight switches is selected (low-impedance ON-state) by S1 to S3. With E(—) HIGH, all switches are in the high-impedance OFF-state, independent of S1 to S3. If break before make is needed, then it is necessary to use the enable input.VDD and VSS are the supply voltage connections for the digital control inputs (S1 to S3, and E(—)). The VDD to VSS range is 3V to 18V. The analog inputs/outputs (Y0 to Y7, and Z) can swing between VDD as a positive limit and VEE as a negative limit. VDD-VEE may not exceed 18V. Unused inputs must be connected to VDD, VSS, or another input. For operation as a digital multiplexer/demultiplexer, VEE is connected to VSS (typically ground). VEE and VSS are the supply voltage connections for the switches.

The CD4051HS is an 8-channel analog multiplexer/demultiplexer with three address inputs (S1 to S3), an active LOW enable input (E—), eight independent inputs/outputs (Y0 to Y7) and a common input/output (Z).The device contains eight bidirectional analog switches, each with one side connected to an independentinput/output (Y0 to Y7) and the other side connected to a common input/output (Z). With E—LOW, one ofthe eight switches is selected (low-impedance ON-state) by S1 to S3. With E—HIGH, all switches are in the high-impedance OFF-state, independent of S1 to S3. If break before make is needed, then it is necessary to use the enable input.VDD and VSS are the supply voltage connections for the digital control inputs (S1 to S3, and E—). The VDD to VSS range is 3V to 18V. The analog inputs/outputs (Y0 to Y7, and Z) can swing between VDD as a positive limit and VEE as a negative limit. VDD-VEE may not exceed 18V. Unused inputs must be connected to VDD, VSS, or another input. For operation as a digital multiplexer/demultiplexer, VEE is connected to VSS(typically ground). VEE and VSS are the supply voltage connections for the switches.

The CD4052 is a dual 4-channel analogue multiplexer/demultiplexer with common channel select logic. Each multiplexer/demultiplexer has four independent inputs/outputs (nY0 to nY3) and a common input/output (nZ). The common channel select logic includes two select inputs (S1 and S2) and an active LOW enable input (E(—)). Both multiplexers/demultiplexers contain four bidirectional analog switches, each with one side connected to an independent input/output (nY0 to nY3) and the other side connected to a common input/output (nZ). With E(—) LOW, one of the four switches is selected (low-impedance ON-state) by S1 and S2. With E(—) HIGH, all switches are in the high-impedance OFF-state, independent of S1 and S2. If break before make is needed, then it is necessary to use the enable input.VDD and VSS are the supply voltage connections for the digital control inputs (S1 and S2, and E(—)). The VDD to VSS range is 3V to 9V. The analog inputs/outputs (nY0 to nY3, and nZ) can swing between VDD as a positive limit and VEE as a negative limit. VDD-VEE may not exceed 9V. Unused inputs must be connected to VDD, VSS, or another input. For operation as a digital multiplexer/demultiplexer, VEE is connected to VSS (typically ground). VEE and VSS are the supply voltage connections for the switches.

The CD4052H is a dual 4-channel analogue multiplexer/demultiplexer with common channel select logic. Each multiplexer/demultiplexer has four independent inputs/outputs (nY0 to nY3) and a common input/output (nZ). The common channel select logic includes two select inputs (S1 and S2) and an active LOW enable input (E(—)). Both multiplexers/demultiplexers contain four bidirectional analog switches, each with one side connected to an independent input/output (nY0 to nY3) and the other side connected to a common input/output (nZ). With E(—) LOW, one of the four switches is selected (low-impedance ON-state) by S1 and S2. With E(—) HIGH, all switches are in the high-impedance OFF-state, independent of S1 and S2. If break before make is needed, then it is necessary to use the enable input.VDD and VSS are the supply voltage connections for the digital control inputs (S1 and S2, and E(—)). The VDD to VSS range is 3V to 18V. The analog inputs/outputs (nY0 to nY3, and nZ) can swing between VDD as a positive limit and VEE as a negative limit. VDD-VEE may not exceed 18V. Unused inputs must be connected to VDD, VSS, or another input. For operation as a digital multiplexer/demultiplexer, VEE is connected to VSS (typically ground). VEE and VSS are the supply voltage connections for the switches.

The CD4053 is a triple single-pole double-throw (SPDT) analog switch, suitable for use as an analog or digital multiplexer/demultiplexer. Each switch has a digital select input (Sn), two independent inputs/outputs (nY0 and nY1) and a common input/output (nZ). All three switches share an enable input (E(—)). A HIGH on E(—) causes all switches into the high-impedance OFF-state, independent of Sn.VDD and VSS are the supply voltage connections for the digital control inputs (Sn and E(—)). The VDD to VSS range is 3V to 9V. The analog inputs/outputs (nY0, nY1, and nZ) can swing between VDD as a positive limit and VEE as a negative limit. VDD-VEE may not exceed 9V. Unused inputs must be connected to VDD, VSS, or another input. For operation as a digital multiplexer/demultiplexer, VEE is connected to VSS (typically ground). VEE and VSS are the supply voltage connections for the switches.

The CD4053H is a triple single-pole double-throw (SPDT) analog switch, suitable for use as an analog or digital multiplexer/demultiplexer. Each switch has a digital select input (Sn), two independent inputs/outputs (nY0 and nY1) and a common input/output (nZ). All three switches share an enable input (E(—)). A HIGH on E(—) causes all switches into the high-impedance OFF-state, independent of Sn.VDD and VSS are the supply voltage connections for the digital control inputs (Sn and E(—)). The VDD to VSS range is 3V to 18V. The analog inputs/outputs (nY0, nY1, and nZ) can swing between VDD as a positive limit and VEE as a negative limit. VDD-VEE may not exceed 18V. Unused inputs must be connected to VDD, VSS, or another input. For operation as a digital multiplexer/demultiplexer, VEE is connected to VSS (typically ground). VEE and VSS are the supply voltage connections for the switches.

The CD4066 provides four single-pole, single-throw analog switch functions. Each switch has two input/output terminals (nY and nZ) and an active HIGH enable input (nE). When nE is LOW, the analog switch is turned off.The CD4066 is pin compatible with the CD4016 but exhibits a much lower ON resistance. In addition the ON resistance is relatively constant over the full input signal range.

The CD4066H provides four single-pole, single-throw analog switch functions. It operates over a recommended VDD power supply range of 3V to 18V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4094 is an 8-stage serial shift register. It has a storage latch associated with each stage for strobing data from the serial input to parallel buffered 3-state outputs QP0 to QP7. The parallel outputs may be connected directly to common bus lines. Data is shifted on positive-going clock transitions. The data in each shift register stage is transferred to the storage register when the strobe (STR) input is HIGH. Data in the storage register appears at the outputs whenever the output enable (OE) signal is HIGH.Two serial outputs (QS1 and QS2) are available for cascading a number of CD4094 devices. Serial data is available at QS1 on positive-going clock edges to allow high-speed operation in cascaded systems with a fast clock rise time. The same serial data is available at QS2 on the next negative going clock edge. This is used for cascading CD4094 devices when the clock has a slow rise time.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

AiP74CBTLV3125 is a 4-bit bus single-channel analog switch circuit. Each bit is controlled by the separate enable port (1OE—to 4OE—) and enable ports are all Schmitt designed. To ensure the high-impedance OFF-state during power-up or power-down, it is recommended that nOE—connect an external pull-up resistor to VCC. When the circuit is in power down state (VCC=0V), the control port and the switch port are in high resistance state, which can effectively prevent backflow and circuit damage.

AiP74CBTLV3126 is a 4-Bit bus switch circuit. Each bit is controlled by the separate enable port (1OE~4OE) and enable ports are all Schmitt design. To ensure the high-impedance OFF-state during power-up or power-down, it is recommended that nOE connect an external drop-down resistor to GND. When the circuit is in power down state (VCC=0V), the control port and the switch port are in high resistance state, which can effectively prevent backflow and circuit damage.

AiP74CBTLV3245 is an 8-bit bus switch with output enable. The circuit has a common enable control port (OE—), which is Schmitt designed. To ensure the high-impedance OFF-state during power-up or power-down, it is recommended that OE—connect an external pull-up resistor to VCC. When the circuit is in power down state (VCC=0V), the control port and the switch port are in high resistance state, which can effectively prevent backflow and circuit damage.

AiP74CBTLV3253 is a dual 1-of-4 multiplexer/demultiplexer. The circuit has two common selection ports (S0, S1) and two enable control ports (1OE , 2OE ). To ensure the high-impedance OFF-state during power up or power down, 1OE and 2OE should be tied toVcc through a pull-up resistor. This device is fully specified for partial power-down applications using IOFF. The IOFFcircuitry disables the output, preventing the damaging backflow current through thedevice when it is powered down.

AiP74CBTLV3257 is a 4-Bit 1-of-2 FET Multiplexer/Demultiplexer. The circuit has a common selection port (S) and an enable control port (OE(—)).To ensure the high-impedanceOFF-state during power upor power down, OE(—) should be tied to Vcc through apull-up resistor.This device is fully specified for partial power-down applications using IOFF. The IOFF circuitry disables the output, preventing the damaging backflow current through the device when it is powered down.

AiP74CBTLV3306 is a 2-bit bus switch. The circuit has a common enable control port (OE—), which is designed as a Schmitt trigger. To ensure the high-impedance OFF-state during power up or power down, OE—should be tied to VCC through a pull-up resistor. This device is fully specified for partial power-down applications using IOFF. The IOFFcircuitry disables the output, preventing the damaging backflow current through thedevice when it is powered down.

AiP74CBTLV3861 is a 10-bit bus switch with output enable. The circuit has a common enable control port (OE -), which is Schmitt designed. To ensure the high-impedance OFF-state during power-up or power-down, it is recommended that (OE -)  connect an external pull-up resistor to VCC. When the circuit is in power down state (VCC=0V), the control port and the switch port are in high resistance state, which can effectively prevent backflow and circuit damage.

AiP74CB3Q3245 is an 8-bit bus switch with output enable and charge pump. A built-in charge pump is used to increase the gate voltage of the NMOS pass transistor, enabling the circuit to transmit 5.5V switching signals when VCC=3.3V.

AiP74CB3Q3251 is a 1-of-8 multiplexer/demultiplexer with charge pump. The circuit has selection port (S0 to S2) and enable control port (OE -).A built-in charge pump is used to increase the gate voltage of the NMOS pass transistor, enabling the circuit to transmit 5.5V switching signals when VCC=3.3V.

AiP74CB3Q3253 is a dual 1-of-4 multiplexer/demultiplexer. The circuit has selection port (Sn) and enable control port (nOE—).A built-in charge pump is used to increase the gate voltage of the NMOS pass transistor, enabling the circuit to transmit 5.5V switching signals when VCC=3.3V.

AiP74CB3Q3257 is a 4-bit 1-of-2 multiplexer/demultiplexer. The circuit has common select port (S) and enable control port (OE—).A built-in charge pump is used to increase the gate voltage of the NMOS pass transistor, enabling the circuit to transmit 5.5V switching signals when VCC=3.3V.

AiP74CB3Q3245 is a dual bus switch with charge pump. A built-in charge pump is used to increase the gate voltage of the NMOS pass transistor, enabling the circuit to transmit 5.5V switching signals when VCC=3.3V.

The CD4011 is a quad 2-input NAND gate. The outputs are fully buffered for the highest noise immunity and pattern insensitivity to output impedance.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4013 is a dual D-type flip-flop that features independent set-direct input (SD), clear-direct input (CD), clock input (CP) and outputs (Q, Q(—)). Data is accepted when CP is LOW and is transferred to the output on the positive-going edge of the clock. The active HIGH asynchronous CD and SD inputs are independent and override the D or CP inputs. The outputs are buffered for best system performance. The clock input’s Schmitt-trigger action makes the circuit highly tolerant of slower clock rise and fall times.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4015 is a dual edge-triggered 4-bit static shift register (serial-to-parallel converter).

The CD4017 is a 5-stage Johnson decade counter with ten spike-free decoded active HIGH outputs (Q0 to Q9), an active LOW carry output from the most significant flip-flop (Q(—)5-9), active HIGH and active LOW clock inputs (CP0, CP(—)1) and an overriding asynchronous master reset input (MR).The counter is advanced by either a LOW-to-HIGH transition at CP0 while CP(—)1 is LOW or a HIGH-to-LOW transition at CP(—)1 while CP0 is HIGH.When cascading counters, the Q(—)5-9 output, which is LOW while the counter is in states 5, 6, 7, 8, and 9, can be used to drive the CP0 input of the next counter. A HIGH on MR resets the counter to zero (Q0=Q(—)5-9=HIGH; Q1 to Q9=LOW) independent of the clock inputs (CP0, CP(—)1).Automatic counter code correction is provided by an internal circuit: following any illegal code the counter returns to a proper counting mode within 11 clock pulses.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4019 is a quad AND/OR select gate.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground).Unused inputs must be connected to VDD, VSS, or another input.

The CD4020 is a 14-stage binary counter with a clock input ( ), an overriding asynchronous master reset input (MR) and twelve fully buffered outputs (Q0, and Q3 to Q13).It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4021 is an 8-bit static shift register (parallel-to-serial converter) with a synchronous serial data input (DS), a clock input (CP), an asynchronous active HIGH parallel load input (PL), eight asynchronous parallel data inputs (D0 to D7) and buffered parallel outputs from the last three stages (Q5 to Q7).Each register stage is a D-type master-slave flip-flop with a set direct (SD) and clear direct (CD) input. Information on D0 to D7 is asynchronously loaded into the register while PL is HIGH, independent of CP and DS. When PL is LOW, data on DS is shifted into the first register position and all the data in the register is shifted one position to the right on the LOW-to-HIGH transition of CP. Schmitt trigger action makes the clock input highly tolerant of slower rise and fall times.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4023 provides the positive triple 3-input NAND function. The outputs are fully buffered for highest noise immunity and pattern insensitivity of output impedance.It operates over a recommended VDD power supply range of 3V to 15V referenced to GND (usually ground). Unused inputs must be connected to VDD, GND, or another input.

The CD4024 is a 7-stage binary ripple counter。

The CD4025 is a triple 3-input NOR gate. The outputs are fully buffered for the highest noise immunity and pattern insensitivity to output impedance.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4026 is a CMOS decade.counter/divider.

The CD4027 is a edge-triggered dual JK flip-flop which features independent set-direct (SD), clear-direct (CD), clock (CP) inputs and outputs (Q, Q(—)). Data is accepted when CP is LOW, and transferred to the output on the positive-going edge of the clock. The active HIGH asynchronous clear-direct (CD) and set-direct (SD) inputs are independent and override the J, K, and CP inputs. The outputs are buffered for best system performance. It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4028 is a 4-bit BCD to decimal decoder, a 4-bit BCD to octal decoder with active LOW enable or an 8-output(Y0 to Y7) inverting demultiplexer.

The CD4030 is a quad 2-input EXCLUSIVE-OR gate. The outputs are fully buffered for the highest noise immunity and pattern insensitivity to output impedance.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4042 is a quad clocked “D” latch. It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4043 is a quad R/S latch with 3-state outputs with a common output enable input (OE). Each latch has an active HIGH set input (1S to 4S), an active HIGH reset input (1R to 4R) and an active HIGH 3-state output (1Q to 4Q).When OE is HIGH, the latch output (nQ) is determined by the nR and nS inputs as shown in function table. When OE is LOW, the latch outputs are in the high impedance OFF-state. OE does not affect the state of the latch. The high impedance off-state feature allows common bussing of the outputs.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4044 is a quad R/S latch with 3-state outputs.

CD4060 is a 14-stage ripple-carry binary counter/divider and oscillator with three oscillator terminals (RS, REXT and CEXT), ten buffered outputs (Q3 to Q9 and Q11 to Q13) and an overriding asynchronous master reset input (MR).The oscillator configuration allows design of either RC or crystal oscillator circuits. The oscillator may be replaced by an external clock signal at input RS. The counter advances on the negative-going transition of RS. A HIGH level on MR resets the counter (Q3 to Q9 and Q11 to Q13=LOW), independent of other input conditions.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4067 is a 16-channel analog multiplexer/demultiplexer with four address inputs (A0 to A3), an active LOW enable input (E—), sixteen independent inputs/outputs (Y0 to Y15) and a common input/output (Z). The device contains sixteen bidirectional analog switches, each with one side connected to an independent input/output (Y0 to Y15) and the other side connected to the common input/output (Z). With E—LOW, one of the sixteen switches is selected (low-impedance ON-state) by A0 to A3. All unselected switches are in the high-impedance OFF-state. With E—HIGH all switches are in the high-impedance OFF-state, independent of A0 to A3. The analog inputs/outputs (Y0 to Y15 and Z) can swing between VDDas a positive limit and VSS as a negative limit. VDD to VSS may not exceed 9V

The CD4068 is an 8-input And Gate/Nand Gate. The outputs are fully buffered for highest noise immunity and pattern insensitivity to output impedance variations.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4070 is a quad 2-input EXCLUSIVE-OR gate. The outputs are fully buffered for the highest noise immunity and pattern insensitivity to output impedance.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4071 is a quad 2-input OR gate. The outputs are fully buffered for highest noise immunity and pattern insensitivity to output impedance variations.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4073 is a triple 3-input AND gate. The outputs are fully buffered for highest noise immunity and pattern insensitivity to output impedance variations.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4075 provides the positive triple 3-input OR function. The outputs are fully buffered for highest noise immunity and pattern insensitivity of output impedance.It operates over a recommended VDD power supply range of 3V to 15V referenced to GND (usually ground). Unused inputs must be connected to VDD, GND, or another input.

The CD4076 are quad D-type register with 3-state outputs. It operates over a recommended VDD power supply range of 3V to 15V referenced to GND (usually ground). Unused inputs must be connected to VDD, GND, or another input.

The CD4078 is an 8-input Or Gate/Nor Gate. The outputs are fully buffered for highest noise immunity and pattern insensitivity to output impedance variations.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4081 is a quad 2-input AND gate. The outputs are fully buffered for highest noise immunity and pattern insensitivity to output impedance variations.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4082 is a dual 4-input AND gate. The outputs are fully buffered for highest noise immunity and pattern insensitivity to output impedance variations.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4093 is a quad two-input NAND gate. Each input has a Schmitt trigger circuit.The gate switches at different points for positive-going and negative-going signals. The difference between the positive voltage (VT+) and the negative voltage (VT-) is defined as hysteresis voltage (VH).It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS(usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4094 is an 8-stage serial shift register. It has a storage latch associated with each stage for strobing data from the serial input to parallel buffered 3-state outputs QP0 to QP7. The parallel outputs may be connected directly to common bus lines. Data is shifted on positive-going clock transitions. The data in each shift register stage is transferred to the storage register when the strobe (STR) input is HIGH. Data in the storage register appears at the outputs whenever the output enable (OE) signal is HIGH.Two serial outputs (QS1 and QS2) are available for cascading a number of CD4094 devices. Serial data is available at QS1 on positive-going clock edges to allow high-speed operation in cascaded systems with a fast clock rise time. The same serial data is available at QS2 on the next negative going clock edge. This is used for cascading CD4094 devices when the clock has a slow rise time.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground). Unused inputs must be connected to VDD, VSS, or another input.

The CD4099 8-bit addressable latch is a serial input, parallel output storage register that can perform a variety of functions.It operates over a recommended VDD power supply range of 3V to 15V referenced to VSS (usually ground).Unused inputs must be connected to VDD, VSS, or another input.

AiP74LV08 cung cấp chức năng AND 2 đầu vào bốn cổng.

AiP74LVC08 cung cấp bốn cổng AND 2 đầu vào. Các đầu vào có thể được điều khiển từ các thiết bị 3.3V hoặc 5V. Tính năng này cho phép sử dụng các thiết bị này như... các bộ chuyển đổi trong các ứng dụng hỗn hợp 3.3V và 5V.

AiP74LV14 là một thiết bị CMOS cổng Si điện áp thấp, tương thích về chân cắm và chức năng với... AiP74HC14 và AiP74HCT14. AiP74LV14 cung cấp sáu bộ đệm đảo với đầu vào Schmitt-trigger. Nó có khả năng chuyển đổi các tín hiệu đầu vào thay đổi chậm thành các tín hiệu đầu ra sắc nét, không bị nhiễu jitter. Các đầu vào chuyển mạch tại các điểm khác nhau đối với tín hiệu dương và âm. Sự khác biệt giữa điện áp dương VT+ và điện áp âm VT- được định nghĩa là điện áp trễ đầu vào VH.

IC AiP74LVC14 cung cấp sáu bộ đệm đảo với đầu vào kích hoạt Schmitt. Nó có khả năng chuyển đổi các tín hiệu đầu vào thay đổi chậm thành các tín hiệu đầu ra sắc nét, không bị nhiễu jitter.Các đầu vào chuyển mạch ở các điểm khác nhau đối với tín hiệu dương và âm. Hiệu giữa điện áp dương VT+ và điện áp âm VT- được định nghĩa là điện áp trễ đầu vào VH.Thiết bị có thể nhận tín hiệu đầu vào từ các thiết bị 3.3V hoặc 5V. Tính năng này cho phép sử dụng thiết bị như một bộ chuyển đổi trong các ứng dụng kết hợp 3.3V và 5V.

IC AiP74LVC17 cung cấp sáu bộ đệm không đảo với đầu vào kích hoạt Schmitt. Nó có khả năng chuyển đổi các tín hiệu đầu vào thay đổi chậm thành các tín hiệu đầu ra sắc nét, không bị nhiễu jitter.Các đầu vào chuyển mạch ở các điểm khác nhau đối với tín hiệu dương và âm. Hiệu giữa điện áp dương VT+ và điện áp âm VT- được định nghĩa là điện áp trễ đầu vào VH.Thiết bị có thể nhận tín hiệu đầu vào từ các thiết bị 3.3V hoặc 5V. Tính năng này cho phép sử dụng thiết bị như một bộ chuyển đổi trong các ứng dụng kết hợp 3.3V và 5V.

Cổng AND dương kép 4 đầu vào được thiết kế để hoạt động với điện áp VCC từ 2V đến 5.5V.

AiP74LV32 là một thiết bị CMOS điện áp thấp, tương thích về chân cắm và chức năng với AiP74HC32. AiP74HCT32. AiP74LV32 cung cấp chức năng OR 2 đầu vào bốn cổng.

AiP74LVC32 cung cấp bốn cổng logic OR 2 đầu vào.Các đầu vào có thể được cấp nguồn từ thiết bị 3.3V hoặc 5V. Tính năng này cho phép sử dụng các thiết bị này như bộ chuyển đổi trong các ứng dụng hỗn hợp 3.3V và 5V.

AiP74LVC74 là một flip-flop loại D kích hoạt cạnh kép với các đầu vào dữ liệu (nD) riêng biệt, đầu vào xung nhịp (nCP), đầu vào thiết lập (nS(—)D) và (nR(—)D), và các đầu ra bổ sung nQ và nQ(—).Các tín hiệu thiết lập và đặt lại là các tín hiệu đầu vào mức THẤP không đồng bộ và hoạt động độc lập với tín hiệu đầu vào xung nhịp. Thông tin trên tín hiệu đầu vào dữ liệu được truyền đến đầu ra nQ khi xung nhịp chuyển từ mức THẤP sang mức CAO. Để hoạt động ổn định, các tín hiệu đầu vào nD phải ổn định trong một khoảng thời gian thiết lập trước khi xung nhịp chuyển từ mức THẤP sang mức CAO.Cơ chế kích hoạt Schmitt ở tất cả các đầu vào giúp mạch có khả năng chịu đựng cao đối với thời gian tăng và giảm tín hiệu đầu vào chậm hơn.

AiP74LV125 là một thiết bị CMOS cổng Si điện áp thấp, tương thích về chân cắm và chức năng với... AiP74HC125 và AiP74HCT125. AiP74LV125 cung cấp bốn bộ đệm/trình điều khiển đường truyền không đảo với đầu ra 3 trạng thái. Đầu ra 3 trạng thái (nY) được điều khiển bởi đầu vào cho phép đầu ra (nOE—). Mức CAO tại nOE—khiến các đầu ra chuyển sang trạng thái TẮT với trở kháng cao.

AiP74LVC125 bao gồm bốn bộ đệm/bộ điều khiển đường truyền không đảo với đầu ra 3 trạng thái (nY) được điều khiển bởi đầu vào cho phép đầu ra (nOE(—)). Mức CAO tại nOE(—) khiến các đầu ra chuyển sang trạng thái Trạng thái TẮT có trở kháng cao. Các đầu vào có thể được cấp nguồn từ thiết bị 3.3V hoặc 5V. Khi bị vô hiệu hóa, điện áp tối đa 5.5V có thể được cấp vào. đầu ra.

AiP74LV126 là một thiết bị CMOS cổng Si điện áp thấp, tương thích về chân cắm và chức năng với AiP74HC/HCT126. AiP74LV126 bao gồm bốn bộ đệm/bộ điều khiển đường truyền không đảo với đầu ra 3 trạng thái. Các đầu ra 3 trạng thái (nY) được điều khiển bởi đầu vào cho phép đầu ra (nOE). Mức THẤP tại nOE khiến các đầu ra chuyển sang trạng thái TẮT với trở kháng cao.

IC AiP74LVC126 bao gồm bốn bộ đệm/bộ điều khiển đường truyền không đảo với đầu ra 3 trạng thái, được điều khiển bởi đầu vào cho phép đầu ra (nOE). Mức THẤP tại nOE khiến các đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào có thể được cấp nguồn từ các thiết bị 3.3V hoặc 5V. Khi bị vô hiệu hóa, có thể cấp điện áp lên đến 5.5V cho đầu ra.

IC AiP74LVC132 cung cấp bốn cổng NAND 2 đầu vào với đầu vào kích hoạt Schmitt. Nó có khả năng chuyển đổi các tín hiệu đầu vào thay đổi chậm thành các tín hiệu đầu ra sắc nét, không bị nhiễu.Các đầu vào chuyển mạch tại các điểm khác nhau đối với tín hiệu dương và âm. Hiệu giữa điện áp dương VT+ và điện áp âm VT- được định nghĩa là điện áp trễ đầu vào VH. Đầu vào có thể được điều khiển từ các thiết bị 3.3V hoặc 5V. Tính năng này cho phép sử dụng các thiết bị này như bộ chuyển đổi trong môi trường hỗn hợp 3.3V và 5V.

AiP74LVC138 là bộ giải mã/phân kênh 3 sang 8 dòng. Nó chấp nhận ba đầu vào địa chỉ nhị phân có trọng số (A0, A1 và A2) và, khi được kích hoạt, cung cấp tám đầu ra loại trừ lẫn nhau (Y(—)0 đến Y(—)7) ở mức THẤP khi được chọn.Có ba đầu vào kích hoạt: hai đầu vào mức THẤP (E(—)1 và E(—)2) và một đầu vào mức CAO (E3). Mọi đầu ra sẽ ở mức CAO trừ khi E(—)1 và E(—)2 ở mức THẤP và E3 ở mức CAO.Chức năng kích hoạt đa kênh này cho phép dễ dàng mở rộng song song thiết bị thành bộ giải mã 1/32 (từ 5 dòng lên 32 dòng) chỉ với bốn thiết bị AiP74LVC138 và một bộ đảo. AiP74LVC138 có thể được sử dụng như một bộ tách kênh tám đầu ra bằng cách sử dụng một trong các đầu vào kích hoạt mức THẤP làm đầu vào dữ liệu và các đầu vào kích hoạt còn lại làm tín hiệu xung. Các đầu vào kích hoạt không sử dụng phải được liên kết vĩnh viễn với trạng thái CAO hoặc THẤP tương ứng.

AiP74LVC139 là bộ giải mã/phân kênh kép 2 sang 4 dòng. Đầu vào có thể được điều khiển từ các thiết bị 3.3V hoặc 5V. Tính năng này cho phép sử dụng thiết bị này trong môi trường hỗn hợp 3.3V và 5V.

IC AiP74HC/HCT21 cung cấp chức năng AND 4 đầu vào. Các đầu vào bao gồm các điốt kẹp. Điều này cho phép sử dụng các điện trở giới hạn dòng điện để kết nối các đầu vào với điện áp vượt quá VCC.

IC AiP74LVC157 là một bộ ghép kênh 2 đầu vào bốn kênh, chọn bốn bit dữ liệu từ hai nguồn dưới sự điều khiển của một đầu vào chọn chung (S). Bốn đầu ra hiển thị dữ liệu được chọn ở dạng thực (không đảo ngược). Đầu vào cho phép (E(—)) hoạt động ở mức THẤP. Khi chân E(—) ở mức CAO, tất cả các đầu ra (1Y đến 4Y) đều bị buộc xuống mức THẤP bất kể các điều kiện đầu vào khác. Việc chuyển dữ liệu từ hai nhóm thanh ghi đến bốn bus đầu ra chung là một ứng dụng phổ biến của AiP74LVC157. Trạng thái của đầu vào chọn dữ liệu chung (S) xác định thanh ghi cụ thể mà dữ liệu đến từ đó. Nó cũng có thể được sử dụng như một bộ tạo hàm.Nó hữu ích để triển khai logic phức tạp bằng cách tạo ra bất kỳ 4 trong số 16 hàm khác nhau của hai biến với một biến chung.Thiết bị này là sự triển khai logic của một công tắc 4 cực, 2 vị trí, trong đó vị trí của công tắc được xác định bởi các mức logic được áp dụng cho chân S.Các đầu vào có thể được cấp nguồn từ thiết bị 3.3V hoặc 5V. Tính năng này cho phép sử dụng các thiết bị này như bộ chuyển đổi trong các ứng dụng hỗn hợp 3.3V và 5V.

AiP74LV164 là một thiết bị CMOS cổng Si điện áp thấp và tương thích về chân cắm và chức năng với... AiP74HC164 và AiP74HCT164. AiP74LV164 là một thanh ghi dịch 8 bit kích hoạt theo cạnh với nhập dữ liệu nối tiếp và một đầu ra từ mỗi trong tám tầng. Dữ liệu được nhập nối tiếp thông qua một trong hai đầu vào (DSA hoặc DSB) và một trong hai đầu vào có thể được sử dụng làm tín hiệu kích hoạt mức CAO để nhập dữ liệu thông qua đầu vào kia. Cả hai đầu vào phải được kết nối với nhau hoặc một đầu vào không sử dụng phải được nối với mức CAO. Dữ liệu dịch chuyển một vị trí sang phải trên mỗi chuyển đổi từ THẤP sang CAO của đầu vào xung nhịp (CP) và đi vào Q0, là hàm AND logic của hai đầu vào dữ liệu (DSA và DSB) đã tồn tại một chu kỳ thiết lập trước cạnh lên của xung nhịp. Mức THẤP trên đầu vào thiết lập lại chính (MR) ghi đè lên tất cả các đầu vào khác và xóa thanh ghi không đồng bộ, buộc tất cả các đầu ra phải ở mức THẤP.

AiP74LV165 là một thanh ghi dịch song song 8 bit có đầu vào nối tiếp hoặc tải song song với các đầu ra nối tiếp bổ sung (Q7 và Q7 ) có sẵn từ tầng cuối cùng. Hoạt động kích hoạt Schmitt ở tất cả các đầu vào giúp mạch chịu được thời gian tăng và giảm tín hiệu đầu vào chậm hơn.

AiP74LVC240 là một bộ đệm/trình điều khiển đường truyền không đảo tám kênh với đầu ra 3 trạng thái. Đầu ra 3 trạng thái được điều khiển bởi các đầu vào cho phép đầu ra 1OE(—) và 2OE(—).Mức độ cao của nOE(—) Điều này khiến các đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Đầu vào có thể được điều khiển từ các thiết bị 3.3V hoặc 5V. Trong chế độ hoạt động 3 trạng thái, đầu ra có thể xử lý 5V. Những tính năng này cho phép sử dụng các thiết bị này như bộ chuyển đổi trong môi trường hỗn hợp 3.3V và 5V.

 AiP74LVC244 là một bộ đệm/trình điều khiển đường truyền không đảo tám kênh với đầu ra 3 trạng thái. Đầu ra 3 trạng thái được điều khiển bởi các đầu vào cho phép đầu ra 1OE(—) và 2OE(—). Mức CAO trên nOE(—) khiến đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Hoạt động Schmitt-trigger ở tất cả các đầu vào làm cho mạch có khả năng chịu đựng cao đối với thời gian tăng và giảm tín hiệu đầu vào chậm hơn.Các đầu vào có thể được điều khiển từ các thiết bị 3.3 V hoặc 5.0 V. Ở chế độ hoạt động 3 trạng thái, đầu ra có thể xử lý 5V. Những tính năng này cho phép sử dụng các thiết bị này như bộ chuyển đổi trong môi trường hỗn hợp 3.3 V và 5V.  

AiP74LV245 là bộ thu phát 8 bit với đầu ra 3 trạng thái. Thiết bị này có chức năng cho phép đầu ra (OE—) và gửi/nhận (DIR) để điều khiển hướng. Mức CAO trên OE—khiến các đầu ra chuyển sang trạng thái hoạt động.Trạng thái TẮT có trở kháng cao.

AiP74LVC245 là bộ thu phát 8 bit có các đầu ra tương thích bus 3 trạng thái không đảo ngược ở cả hướng gửi và nhận. Thiết bị này có đầu vào cho phép đầu ra (OE(—)) để dễ dàng ghép nối và đầu vào gửi/nhận (DIR) để điều khiển hướng. OE(—) điều khiển các đầu ra để các bus được cách ly hiệu quả.Các đầu vào có thể được cấp nguồn từ thiết bị 3.3V hoặc 5V. Khi bị vô hiệu hóa, điện áp đầu ra có thể lên tới 5.5V. Những tính năng này cho phép sử dụng các thiết bị này trong các ứng dụng kết hợp 3.3V và 5V.

AiP74LVCH245 là bộ thu phát 8 bit có các đầu ra tương thích bus 3 trạng thái không đảo chiều ở cả hướng gửi và nhận. Chức năng giữ giá trị trên bus của AiP74LVCH245 giúp loại bỏ nhu cầu sử dụng điện trở kéo lên bên ngoài để giữ giá trị. Các đầu vào không được sử dụng. Các đầu vào có thể được cấp nguồn từ thiết bị 3.3V hoặc 5V. Khi bị vô hiệu hóa, điện áp đầu ra có thể lên tới 5.5V. Tính năng này cho phép sử dụng thiết bị trong môi trường hỗn hợp 3.3V và 5V.

IC AiP74LVC273 bao gồm tám flip-flop loại D kích hoạt theo cạnh, với các đầu vào Dn và đầu ra Qn riêng biệt. Đầu vào có thể được điều khiển từ các thiết bị 3.3V hoặc 5V. Tính năng này cho phép sử dụng thiết bị này trong môi trường hỗn hợp 3.3V và 5V.

AiP74LVC373 bao gồm tám chốt trong suốt loại D, mỗi chốt có các đầu vào loại D riêng biệt. Chốt và đầu ra thực 3 trạng thái cho các ứng dụng hướng bus Ngõ vào có thể được cấp nguồn từ các thiết bị 3.3V hoặc 5V. Tính năng này cho phép sử dụng thiết bị này trong nhiều môi trường khác nhau. Môi trường hỗn hợp 3.3V và 5V.

AiP74LVC374 là một flip-flop D tám kênh với các đầu vào D riêng biệt cho mỗi flip-flop và đầu ra 3 trạng thái dành cho các ứng dụng hướng bus. Đầu vào có thể được điều khiển từ các thiết bị 3.3V hoặc 5V. Tính năng này cho phép sử dụng thiết bị này trong môi trường hỗn hợp 3.3V và 5V.

AiP74LVC377 có tám flip-flop loại D kích hoạt theo cạnh với các đầu vào (D) và đầu ra (Q) riêng biệt. Đầu vào có thể được điều khiển từ các thiết bị 3.3V hoặc 5V. Tính năng này cho phép sử dụng thiết bị này trong môi trường hỗn hợp 3.3V và 5V.

AiP74LV541 là bộ đệm/trình điều khiển đường truyền 8 bit với đầu ra 3 trạng thái. Thiết bị có hai chân cho phép đầu ra (OE—1 và OE—2). Tín hiệu CAO trên OE—n khiến các đầu ra tương ứng chuyển sang trạng thái TẮT với trở kháng cao.

AiP74LVC541 là một bộ đệm/trình điều khiển đường truyền không đảo tám kênh với đầu vào và đầu ra chịu được điện áp 5V. Đầu ra 3 trạng thái được điều khiển bởi các đầu vào cho phép đầu ra OE(—)1 và OE(—)2.Thiết bị này được thiết kế đầy đủ cho các ứng dụng tắt nguồn một phần bằng cách sử dụng mạch IOFF. Mạch IOFF vô hiệu hóa đầu ra, ngăn chặn dòng điện ngược gây hư hại chạy qua thiết bị khi thiết bị tắt nguồn.Các đầu vào có thể được cấp nguồn từ thiết bị 3.3V hoặc 5V. Khi bị vô hiệu hóa, điện áp đầu ra có thể lên tới 5.5V. Các tính năng này cho phép sử dụng các thiết bị này như bộ chuyển đổi trong các ứng dụng hỗn hợp 3.3V và 5V.

AiP74LVC573 bao gồm tám chốt trong suốt loại D, với các đầu vào loại D riêng biệt cho mỗi chốt và đầu ra thực 3 trạng thái cho các ứng dụng hướng bus. Một đầu vào Kích hoạt Chốt (LE) và một đầu vào Kích hoạt Đầu ra ( ) là chung cho tất cả các chốt bên trong.Khi LE ở mức CAO, dữ liệu tại các đầu vào Dn sẽ đi vào các chốt. Trong điều kiện này, các chốt hoạt động trong suốt, nghĩa là đầu ra của chốt thay đổi mỗi khi đầu vào D tương ứng thay đổi. Khi LE ở mức THẤP, các chốt lưu trữ thông tin có mặt tại các đầu vào D một chu kỳ thiết lập trước khi LE chuyển từ mức CAO xuống mức THẤP.Khi  Ở mức THẤP, nội dung của tám chốt sẽ có sẵn ở các đầu ra. Khi  Ở mức CAO, các đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Hoạt động của...  Tín hiệu đầu vào không ảnh hưởng đến trạng thái của các chốt.Các đầu vào có thể được cấp nguồn từ thiết bị 3.3V hoặc 5V. Khi bị vô hiệu hóa, điện áp đầu ra có thể lên tới 5.5V. Các tính năng này cho phép sử dụng các thiết bị này như bộ chuyển đổi trong các ứng dụng hỗn hợp 3.3V hoặc 5V.AiP74LVC573 có chức năng hoàn toàn giống với AiP74LVC373, nhưng có cách bố trí chân khác nhau.

AiP74LVC574 là một flip-flop D tám kênh với các đầu vào D riêng biệt cho mỗi flip-flop và đầu ra 3 trạng thái dành cho các ứng dụng hướng bus.Ngõ vào có thể được cấp nguồn từ các thiết bị 3.3V hoặc 5V. Tính năng này cho phép sử dụng thiết bị trong môi trường hỗn hợp 3.3V và 5V.

AiP74LV595 là một thanh ghi dịch nối tiếp 8 tầng với một thanh ghi lưu trữ và 3 đầu ra trạng thái. Cả hai Thanh ghi dịch và thanh ghi lưu trữ có các xung nhịp riêng biệt. Đây là thiết bị CMOS cổng Si điện áp thấp và có các chân... Tương thích về chức năng với AiP74HC595 và AiP74HCT595. Dữ liệu được dịch chuyển trên các chuyển tiếp tăng dần của đầu vào SHCP. Dữ liệu trong thanh ghi dịch chuyển là được chuyển vào thanh ghi lưu trữ khi có sự chuyển đổi tích cực của đầu vào STCP. Nếu cả hai xung nhịp đều Khi được kết nối với nhau, thanh ghi dịch sẽ luôn đi trước thanh ghi lưu trữ một xung nhịp. Thanh ghi dịch có một đầu vào nối tiếp (DS) và một đầu ra nối tiếp (Q7S) để ghép nối thiết bị. Nó cũng là Được trang bị đầu vào đặt lại không đồng bộ MR— (mức THẤP) cho cả 8 tầng thanh ghi dịch. Thanh ghi lưu trữ có 8 đầu ra điều khiển bus 3 trạng thái song song. Dữ liệu trong thanh ghi lưu trữ xuất hiện ở đầu ra bất cứ khi nào đầu vào cho phép đầu ra (OE—) ở mức THẤP.

AiP74LVC4245 là bộ thu phát chuyển đổi nguồn kép tám kênh có các đầu ra tương thích bus 3 trạng thái không đảo chiều ở cả hướng gửi và nhận. Nó được thiết kế để giao tiếp giữa bus 3V và 5V trong môi trường nguồn hỗn hợp 3V và 5V.Thiết bị này có một đầu vào cho phép xuất (chân ) để dễ dàng kết nối nối tiếp và một đầu vào gửi/nhận (chân DIR) để điều khiển hướng. Chân điều khiển các đầu ra để các bus được cách ly hiệu quả.Ở chế độ tạm dừng, khi VCC(A) bằng 0, sẽ không có dòng điện chảy từ nguồn này sang nguồn kia. Các đầu ra A phải được đặt ở trạng thái 3 và điện áp trên bus A phải nhỏ hơn Vdiode (thường là 0,7V).VCC(A)VCC(B), ngoại trừ ở chế độ tạm dừng.

AiP74LVC/LVCH16244 là bộ đệm/bộ điều khiển đường truyền 16 bit không đảo với đầu ra tương thích bus 3 trạng thái. Đầu vào có thể được điều khiển từ các thiết bị 3.3V hoặc 5V. Tính năng này cho phép sử dụng thiết bị này trong môi trường hỗn hợp 3.3V và 5V.

AiP74LVC/LVCH16244 là bộ đệm/bộ điều khiển đường truyền 16 bit không đảo với đầu ra tương thích bus 3 trạng thái. Đầu vào có thể được điều khiển từ các thiết bị 3.3V hoặc 5V. Tính năng này cho phép sử dụng thiết bị này trong môi trường hỗn hợp 3.3V và 5V.

AiP74LVC/LVCH16245 là bộ thu phát 16 bit có đầu ra tương thích bus 3 trạng thái không đảo ngược ở cả hướng gửi và nhận. Thiết bị có hai đầu vào cho phép đầu ra (n) để dễ dàng ghép nối và hai đầu vào gửi/nhận (nDIR) để điều khiển hướng. n điều khiển các đầu ra để các bus được cách ly hiệu quả. Thiết bị này có thể được sử dụng như hai bộ thu phát 8 bit hoặc một bộ thu phát 16 bit. Đầu vào có thể được cấp nguồn từ thiết bị 3.3V hoặc 5V. Khi bị vô hiệu hóa, điện áp đầu ra có thể lên đến 5.5V. Những tính năng này cho phép sử dụng thiết bị trong các ứng dụng kết hợp 3.3V và 5V.Chức năng giữ dữ liệu trên bus của AiP74LVCH16245 giúp loại bỏ nhu cầu sử dụng điện trở kéo lên bên ngoài để giữ các đầu vào không sử dụng.

AiP74LVC/LVCH16245 là bộ thu phát 16 bit có đầu ra tương thích bus 3 trạng thái không đảo ngược ở cả hướng gửi và nhận. Thiết bị có hai đầu vào cho phép đầu ra (n) để dễ dàng ghép nối và hai đầu vào gửi/nhận (nDIR) để điều khiển hướng. n điều khiển các đầu ra để các bus được cách ly hiệu quả. Thiết bị này có thể được sử dụng như hai bộ thu phát 8 bit hoặc một bộ thu phát 16 bit. Đầu vào có thể được cấp nguồn từ thiết bị 3.3V hoặc 5V. Khi bị vô hiệu hóa, điện áp đầu ra có thể lên đến 5.5V. Những tính năng này cho phép sử dụng thiết bị trong các ứng dụng kết hợp 3.3V và 5V.Chức năng giữ dữ liệu trên bus của AiP74LVCH16245 giúp loại bỏ nhu cầu sử dụng điện trở kéo lên bên ngoài để giữ các đầu vào không sử dụng.

AiP74LVC/LVCH16373 là các chốt trong suốt loại D 16 bit có các đầu vào loại D riêng biệt với chức năng giữ bus (chỉ dành cho AiP74LVCH16373) cho mỗi chốt và đầu ra 3 trạng thái cho các ứng dụng hướng bus. Mỗi chốt tám bit được cung cấp một đầu vào Kích hoạt Chốt (LE) và một đầu vào Kích hoạt Đầu ra ( ). Đầu vào có thể được điều khiển từ các thiết bị 3.3V hoặc 5V. Khi bị vô hiệu hóa, điện áp lên đến 5.5V có thể được cấp cho đầu ra. Các tính năng này cho phép sử dụng các thiết bị này trong các ứng dụng hỗn hợp 3.3V và 5V.Thiết bị bao gồm hai phần, mỗi phần gồm tám chốt trong suốt loại D với đầu ra thực 3 trạng thái. Khi LE ở mức CAO, dữ liệu tại các đầu vào Dn sẽ đi vào các chốt. Trong điều kiện này, các chốt hoạt động trong suốt, nghĩa là đầu ra của chốt thay đổi mỗi khi đầu vào D tương ứng thay đổi. Các chốt lưu trữ thông tin có mặt tại các đầu vào D một chu kỳ thiết lập (tsu) trước khi LE chuyển từ mức CAO xuống mức THẤP. Khi  Ở mức THẤP, nội dung của tám chốt sẽ có sẵn ở các đầu ra. Khi  Ở mức CAO, các đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Hoạt động của...  Tín hiệu đầu vào không ảnh hưởng đến trạng thái của các chốt. Chức năng giữ tín hiệu trên các đầu vào dữ liệu giúp loại bỏ nhu cầu sử dụng điện trở kéo lên bên ngoài để giữ các đầu vào không sử dụng.

AiP74LVC/LVCH16373 là các chốt trong suốt loại D 16 bit có các đầu vào loại D riêng biệt với chức năng giữ bus (chỉ dành cho AiP74LVCH16373) cho mỗi chốt và đầu ra 3 trạng thái cho các ứng dụng hướng bus. Mỗi chốt tám bit được cung cấp một đầu vào Kích hoạt Chốt (LE) và một đầu vào Kích hoạt Đầu ra ( ). Đầu vào có thể được điều khiển từ các thiết bị 3.3V hoặc 5V. Khi bị vô hiệu hóa, điện áp lên đến 5.5V có thể được cấp cho đầu ra. Các tính năng này cho phép sử dụng các thiết bị này trong các ứng dụng hỗn hợp 3.3V và 5V.Thiết bị bao gồm hai phần, mỗi phần gồm tám chốt trong suốt loại D với đầu ra thực 3 trạng thái. Khi LE ở mức CAO, dữ liệu tại các đầu vào Dn sẽ đi vào các chốt. Trong điều kiện này, các chốt hoạt động trong suốt, nghĩa là đầu ra của chốt thay đổi mỗi khi đầu vào D tương ứng thay đổi. Các chốt lưu trữ thông tin có mặt tại các đầu vào D một chu kỳ thiết lập (tsu) trước khi LE chuyển từ mức CAO xuống mức THẤP. Khi  Ở mức THẤP, nội dung của tám chốt sẽ có sẵn ở các đầu ra. Khi  Ở mức CAO, các đầu ra chuyển sang trạng thái TẮT với trở kháng cao. Hoạt động của...  Tín hiệu đầu vào không ảnh hưởng đến trạng thái của các chốt. Chức năng giữ tín hiệu trên các đầu vào dữ liệu giúp loại bỏ nhu cầu sử dụng điện trở kéo lên bên ngoài để giữ các đầu vào không sử dụng.

AiP74LVC/LVCH162373 là các chốt trong suốt loại D 16 bit có các đầu vào loại D riêng biệt với chức năng giữ bus (chỉ dành cho AiP74LVCH162373) cho mỗi chốt và đầu ra 3 trạng thái cho các ứng dụng hướng bus. Đầu vào có thể được điều khiển từ các thiết bị 3.3V hoặc 5V. Tính năng này cho phép sử dụng thiết bị này trong môi trường hỗn hợp 3.3V và 5V.

AiP74LVC/LVCH162373 là các chốt trong suốt loại D 16 bit có các đầu vào loại D riêng biệt với chức năng giữ bus (chỉ dành cho AiP74LVCH162373) cho mỗi chốt và đầu ra 3 trạng thái cho các ứng dụng hướng bus. Đầu vào có thể được điều khiển từ các thiết bị 3.3V hoặc 5V. Tính năng này cho phép sử dụng thiết bị này trong môi trường hỗn hợp 3.3V và 5V.

AiP74LVC1T45; AiP74LVCH1T45 là các bộ thu phát đơn bit, nguồn kép với đầu ra 3 trạng thái cho phép chuyển đổi mức điện áp hai chiều. Chúng có hai cổng vào/ra 1 bit (A và B), một đầu vào điều khiển hướng (DIR) và hai chân nguồn (VCC(A) và VCC(B)). Cả VCC(A) và VCC(B) đều có thể được cấp nguồn ở bất kỳ điện áp nào từ 1,2 V đến 5,5 V, làm cho thiết bị phù hợp để chuyển đổi giữa bất kỳ nút điện áp thấp nào (1,2V, 1,5V, 1,8V, 2,5V, 3,3V và 5,0V). Chân A và DIR được tham chiếu đến VCC(A) và chân B được tham chiếu đến VCC(B). Mức CAO trên DIR cho phép truyền từ A đến B và mức THẤP trên DIR cho phép truyền từ B đến A.Các thiết bị được thiết kế đầy đủ cho các ứng dụng tắt nguồn một phần bằng cách sử dụng IOFF. Mạch IOFF vô hiệu hóa đầu ra, ngăn chặn bất kỳ dòng điện ngược gây hại nào chạy qua thiết bị khi thiết bị tắt nguồn. Ở chế độ ngủ đông, khi VCC(A) hoặc VCC(B) ở mức GND, cả cổng A và cổng B đều ở trạng thái TẮT trở kháng cao.Mạch giữ dữ liệu chủ động trên bus trong AiP74LVCH1T45 giữ các đầu vào dữ liệu không sử dụng hoặc ở trạng thái nổi ở mức logic hợp lệ.

AiP74LVC1T45; AiP74LVCH1T45 là các bộ thu phát đơn bit, nguồn kép với đầu ra 3 trạng thái cho phép chuyển đổi mức điện áp hai chiều. Chúng có hai cổng vào/ra 1 bit (A và B), một đầu vào điều khiển hướng (DIR) và hai chân nguồn (VCC(A) và VCC(B)). Cả VCC(A) và VCC(B) đều có thể được cấp nguồn ở bất kỳ điện áp nào từ 1,2 V đến 5,5 V, làm cho thiết bị phù hợp để chuyển đổi giữa bất kỳ nút điện áp thấp nào (1,2V, 1,5V, 1,8V, 2,5V, 3,3V và 5,0V). Chân A và DIR được tham chiếu đến VCC(A) và chân B được tham chiếu đến VCC(B). Mức CAO trên DIR cho phép truyền từ A đến B và mức THẤP trên DIR cho phép truyền từ B đến A.Các thiết bị được thiết kế đầy đủ cho các ứng dụng tắt nguồn một phần bằng cách sử dụng IOFF. Mạch IOFF vô hiệu hóa đầu ra, ngăn chặn bất kỳ dòng điện ngược gây hại nào chạy qua thiết bị khi thiết bị tắt nguồn. Ở chế độ ngủ đông, khi VCC(A) hoặc VCC(B) ở mức GND, cả cổng A và cổng B đều ở trạng thái TẮT trở kháng cao.Mạch giữ dữ liệu chủ động trên bus trong AiP74LVCH1T45 giữ các đầu vào dữ liệu không sử dụng hoặc ở trạng thái nổi ở mức logic hợp lệ.

AiP74LVC2T45; AiP74LVCH2T45 là các bộ thu phát chuyển đổi mức điện áp kép, nguồn kép với đầu ra 3 trạng thái cho phép chuyển đổi mức điện áp hai chiều. Chúng có hai cổng vào/ra 2 bit (nA và nB), một đầu vào điều khiển hướng (DIR) và hai chân nguồn (VCC(A) và VCC(B)). Cả VCC(A) và VCC(B) đều có thể được cấp nguồn ở bất kỳ điện áp nào từ 1,2V đến 5,5V, làm cho thiết bị phù hợp để chuyển đổi giữa bất kỳ nút điện áp thấp nào (1,2V, 1,5V, 1,8V, 2,5V, 3,3V và 5,0V). Các chân nA và DIR được tham chiếu đến VCC(A) và chân nB được tham chiếu đến VCC(B). Mức CAO trên DIR cho phép truyền từ nA đến nB và mức THẤP trên DIR cho phép truyền từ nB đến nA.Các thiết bị được thiết kế đầy đủ cho các ứng dụng tắt nguồn một phần bằng cách sử dụng IOFF. Mạch IOFF vô hiệu hóa đầu ra, ngăn chặn bất kỳ dòng điện ngược gây hại nào chạy qua thiết bị khi thiết bị tắt nguồn. Ở chế độ ngủ đông, khi VCC(A) hoặc VCC(B) ở mức GND, cả cổng A và cổng B đều ở trạng thái TẮT trở kháng cao.Mạch giữ dữ liệu chủ động trên bus trong AiP74LVCH2T45 giữ các đầu vào dữ liệu không sử dụng hoặc ở trạng thái nổi ở mức logic hợp lệ.

AiP74LVC2T45; AiP74LVCH2T45 là các bộ thu phát chuyển đổi mức điện áp kép, nguồn kép với đầu ra 3 trạng thái cho phép chuyển đổi mức điện áp hai chiều. Chúng có hai cổng vào/ra 2 bit (nA và nB), một đầu vào điều khiển hướng (DIR) và hai chân nguồn (VCC(A) và VCC(B)). Cả VCC(A) và VCC(B) đều có thể được cấp nguồn ở bất kỳ điện áp nào từ 1,2V đến 5,5V, làm cho thiết bị phù hợp để chuyển đổi giữa bất kỳ nút điện áp thấp nào (1,2V, 1,5V, 1,8V, 2,5V, 3,3V và 5,0V). Các chân nA và DIR được tham chiếu đến VCC(A) và chân nB được tham chiếu đến VCC(B). Mức CAO trên DIR cho phép truyền từ nA đến nB và mức THẤP trên DIR cho phép truyền từ nB đến nA.Các thiết bị được thiết kế đầy đủ cho các ứng dụng tắt nguồn một phần bằng cách sử dụng IOFF. Mạch IOFF vô hiệu hóa đầu ra, ngăn chặn bất kỳ dòng điện ngược gây hại nào chạy qua thiết bị khi thiết bị tắt nguồn. Ở chế độ ngủ đông, khi VCC(A) hoặc VCC(B) ở mức GND, cả cổng A và cổng B đều ở trạng thái TẮT trở kháng cao.Mạch giữ dữ liệu chủ động trên bus trong AiP74LVCH2T45 giữ các đầu vào dữ liệu không sử dụng hoặc ở trạng thái nổi ở mức logic hợp lệ.

AiP74LVC2T45; AiP74LVCH2T45 là các bộ thu phát chuyển đổi mức điện áp kép, nguồn kép với đầu ra 3 trạng thái cho phép chuyển đổi mức điện áp hai chiều. Chúng có hai cổng vào/ra 2 bit (nA và nB), một đầu vào điều khiển hướng (DIR) và hai chân nguồn (VCC(A) và VCC(B)). Cả VCC(A) và VCC(B) đều có thể được cấp nguồn ở bất kỳ điện áp nào từ 1,2V đến 5,5V, làm cho thiết bị phù hợp để chuyển đổi giữa bất kỳ nút điện áp thấp nào (1,2V, 1,5V, 1,8V, 2,5V, 3,3V và 5,0V). Các chân nA và DIR được tham chiếu đến VCC(A) và chân nB được tham chiếu đến VCC(B). Mức CAO trên DIR cho phép truyền từ nA đến nB và mức THẤP trên DIR cho phép truyền từ nB đến nA.Các thiết bị được thiết kế đầy đủ cho các ứng dụng tắt nguồn một phần bằng cách sử dụng IOFF. Mạch IOFF vô hiệu hóa đầu ra, ngăn chặn bất kỳ dòng điện ngược gây hại nào chạy qua thiết bị khi thiết bị tắt nguồn. Ở chế độ ngủ đông, khi VCC(A) hoặc VCC(B) ở mức GND, cả cổng A và cổng B đều ở trạng thái TẮT trở kháng cao.Mạch giữ dữ liệu chủ động trên bus trong AiP74LVCH2T45 giữ các đầu vào dữ liệu không sử dụng hoặc ở trạng thái nổi ở mức logic hợp lệ.

AiP74LVC/LVCH4T245 là bộ thu phát chuyển đổi mức điện áp kép 4 bit với đầu ra 3 trạng thái cho phép chuyển đổi mức điện áp hai chiều. Thiết bị có thể được sử dụng như hai bộ thu phát 2 bit hoặc như một bộ thu phát 4 bit. Nó có bốn cổng vào/ra 2 bit (nAn và nBn), một đầu vào điều khiển hướng (nDIR), một đầu vào cho phép đầu ra (n) và các chân cấp nguồn kép (VCC(A) và VCC(B)). Cả VCC(A) và VCC(B) đều có thể được cấp nguồn ở bất kỳ điện áp nào từ 1,2V đến 5,5V, làm cho thiết bị phù hợp để chuyển đổi giữa bất kỳ nút điện áp thấp nào (1,2V, 1,5V, 1,8V, 2,5V, 3,3V và 5,0V). Các chân nAn, n và nDIR được tham chiếu đến VCC(A) và các chân nBn được tham chiếu đến VCC(B). Mức CAO trên nDIR cho phép truyền tín hiệu từ nAn đến nBn và mức THẤP trên nDIR cho phép truyền tín hiệu từ nBn đến nAn. Đầu vào cho phép đầu ra (n) có thể được sử dụng để vô hiệu hóa các đầu ra, do đó các bus được cách ly hiệu quả.Các thiết bị được thiết kế đầy đủ cho các ứng dụng tắt nguồn một phần bằng cách sử dụng IOFF. Mạch IOFF vô hiệu hóa đầu ra, ngăn chặn bất kỳ dòng điện ngược gây hại nào chạy qua thiết bị khi thiết bị tắt nguồn. Ở chế độ ngủ đông, khi VCC(A) hoặc VCC(B) ở mức GND, cả cổng nAn và cổng nBn đều ở trạng thái TẮT trở kháng cao. Mạch giữ dữ liệu chủ động trên bus trong AiP74LVCH4T245 giữ các đầu vào dữ liệu không sử dụng hoặc ở trạng thái nổi ở mức logic hợp lệ.

AiP74LVC/LVCH4T774 là bộ thu phát 4 bit, nguồn kép cho phép chuyển đổi mức điện áp hai chiều. Nó có tám cổng vào/ra 1 bit (An và Bn), bốn đầu vào điều khiển hướng (DIR1, DIR2, DIR3 và DIR4), một đầu vào cho phép đầu ra ( ) và hai chân nguồn kép (VCC(A) và VCC(B)). Cả VCC(A) và VCC(B) đều có thể được cấp nguồn ở bất kỳ điện áp nào từ 1,2V đến 5,5V, làm cho thiết bị phù hợp để chuyển đổi giữa bất kỳ nút điện áp thấp nào (1,2V, 1,5V, 1,8V, 2,5V, 3,3V, 5V). Các chân An,  và DIRn được tham chiếu đến VCC(A) và các chân Bn được tham chiếu đến VCC(B). Mức CAO trên DIRn cho phép truyền tín hiệu từ An đến Bn và mức THẤP trên DIRn cho phép truyền tín hiệu từ Bn đến An. Đầu vào cho phép đầu ra ( ) có thể được sử dụng để vô hiệu hóa các đầu ra sao cho các bus được cách ly hiệu quả.Thiết bị được thiết kế đầy đủ cho các ứng dụng tắt nguồn một phần bằng cách sử dụng IOFF. Mạch IOFF vô hiệu hóa đầu ra, ngăn chặn bất kỳ dòng điện ngược gây hại nào chạy qua thiết bị khi thiết bị tắt nguồn. Ở chế độ ngủ đông, khi VCC(A) hoặc VCC(B) ở mức GND, cả An và Bn đều ở trạng thái TẮT trở kháng cao.Mạch giữ dữ liệu chủ động trên bus trong AiP74LVCH4T774 giữ các đầu vào dữ liệu không sử dụng hoặc ở trạng thái nổi ở mức logic hợp lệ.

AiP74LVC/LVCH4T774 là bộ thu phát 4 bit, nguồn kép cho phép chuyển đổi mức điện áp hai chiều. Nó có tám cổng vào/ra 1 bit (An và Bn), bốn đầu vào điều khiển hướng (DIR1, DIR2, DIR3 và DIR4), một đầu vào cho phép đầu ra ( ) và hai chân nguồn kép (VCC(A) và VCC(B)). Cả VCC(A) và VCC(B) đều có thể được cấp nguồn ở bất kỳ điện áp nào từ 1,2V đến 5,5V, làm cho thiết bị phù hợp để chuyển đổi giữa bất kỳ nút điện áp thấp nào (1,2V, 1,5V, 1,8V, 2,5V, 3,3V, 5V). Các chân An,  và DIRn được tham chiếu đến VCC(A) và các chân Bn được tham chiếu đến VCC(B). Mức CAO trên DIRn cho phép truyền tín hiệu từ An đến Bn và mức THẤP trên DIRn cho phép truyền tín hiệu từ Bn đến An. Đầu vào cho phép đầu ra ( ) có thể được sử dụng để vô hiệu hóa các đầu ra sao cho các bus được cách ly hiệu quả.Thiết bị được thiết kế đầy đủ cho các ứng dụng tắt nguồn một phần bằng cách sử dụng IOFF. Mạch IOFF vô hiệu hóa đầu ra, ngăn chặn bất kỳ dòng điện ngược gây hại nào chạy qua thiết bị khi thiết bị tắt nguồn. Ở chế độ ngủ đông, khi VCC(A) hoặc VCC(B) ở mức GND, cả An và Bn đều ở trạng thái TẮT trở kháng cao.Mạch giữ dữ liệu chủ động trên bus trong AiP74LVCH4T774 giữ các đầu vào dữ liệu không sử dụng hoặc ở trạng thái nổi ở mức logic hợp lệ.

AiP74LVC/LVCH8T245 là bộ thu phát chuyển đổi nguồn kép 8 bit với đầu ra 3 trạng thái cho phép chuyển đổi mức điện áp hai chiều. Chúng có hai cổng vào/ra dữ liệu (chân An và Bn), một đầu vào điều khiển hướng (DIR), một đầu vào cho phép đầu ra ( ) và hai chân cấp nguồn kép (VCC(A) và VCC(B)). Cả VCC(A) và VCC(B) đều có thể được cấp nguồn ở bất kỳ điện áp nào từ 1,2V đến 5,5V, làm cho thiết bị phù hợp để chuyển đổi giữa bất kỳ nút điện áp thấp nào (1,2V, 1,5V, 1,8V, 2,5V, 3,3V và 5,0V). Chân An,  và DIR được tham chiếu đến VCC(A) và các chân Bn được tham chiếu đến VCC(B). Mức CAO trên DIR cho phép truyền tín hiệu từ An đến Bn và mức THẤP trên DIR cho phép truyền tín hiệu từ Bn đến An. Đầu vào cho phép đầu ra ( ) có thể được sử dụng để vô hiệu hóa các đầu ra sao cho các bus được cách ly hiệu quả.Các thiết bị được thiết kế đầy đủ cho các ứng dụng tắt nguồn một phần bằng cách sử dụng IOFF. Mạch IOFF vô hiệu hóa đầu ra, ngăn chặn bất kỳ dòng điện ngược gây hại nào chạy qua thiết bị khi thiết bị tắt nguồn. Ở chế độ ngủ đông, khi VCC(A) hoặc VCC(B) ở mức GND, cả cổng A và cổng B đều ở trạng thái TẮT trở kháng cao. Mạch giữ dữ liệu chủ động trên bus trong AiP74LVCH8T245 giữ các đầu vào dữ liệu không sử dụng hoặc ở trạng thái nổi ở mức logic hợp lệ.

AiP74LVC/LVCH8T245 là bộ thu phát chuyển đổi nguồn kép 8 bit với đầu ra 3 trạng thái cho phép chuyển đổi mức điện áp hai chiều. Chúng có hai cổng vào/ra dữ liệu (chân An và Bn), một đầu vào điều khiển hướng (DIR), một đầu vào cho phép đầu ra ( ) và hai chân cấp nguồn kép (VCC(A) và VCC(B)). Cả VCC(A) và VCC(B) đều có thể được cấp nguồn ở bất kỳ điện áp nào từ 1,2V đến 5,5V, làm cho thiết bị phù hợp để chuyển đổi giữa bất kỳ nút điện áp thấp nào (1,2V, 1,5V, 1,8V, 2,5V, 3,3V và 5,0V). Chân An,  và DIR được tham chiếu đến VCC(A) và các chân Bn được tham chiếu đến VCC(B). Mức CAO trên DIR cho phép truyền tín hiệu từ An đến Bn và mức THẤP trên DIR cho phép truyền tín hiệu từ Bn đến An. Đầu vào cho phép đầu ra ( ) có thể được sử dụng để vô hiệu hóa các đầu ra sao cho các bus được cách ly hiệu quả.Các thiết bị được thiết kế đầy đủ cho các ứng dụng tắt nguồn một phần bằng cách sử dụng IOFF. Mạch IOFF vô hiệu hóa đầu ra, ngăn chặn bất kỳ dòng điện ngược gây hại nào chạy qua thiết bị khi thiết bị tắt nguồn. Ở chế độ ngủ đông, khi VCC(A) hoặc VCC(B) ở mức GND, cả cổng A và cổng B đều ở trạng thái TẮT trở kháng cao. Mạch giữ dữ liệu chủ động trên bus trong AiP74LVCH8T245 giữ các đầu vào dữ liệu không sử dụng hoặc ở trạng thái nổi ở mức logic hợp lệ.

AiP74LVC/LVCH16T245 là bộ thu phát chuyển đổi nguồn kép 16 bit với đầu ra 3 trạng thái cho phép chuyển đổi mức hai chiều. Thiết bị có thể được sử dụng như hai bộ thu phát 8 bit hoặc như một bộ thu phát 16 bit. Nó có nguồn kép (VCC(A) và VCC(B)) để chuyển đổi điện áp và bốn cổng vào/ra 8 bit (nAn và nBn), mỗi cổng có đầu ra cho phép (n) và đầu vào gửi/nhận (nDIR) riêng để điều khiển hướng. Cả VCC(A) và VCC(B) đều có thể được cấp ở bất kỳ điện áp nào từ 1,2V đến 5,5V, làm cho thiết bị phù hợp để chuyển đổi giữa bất kỳ nút điện áp thấp nào (1,2V, 1,5V, 1,8V, 2,5V, 3,3V và 5,0V). Các chân nAn, n và nDIR được tham chiếu đến VCC(A) và các chân nBn được tham chiếu đến VCC(B). Mức CAO trên nDIR cho phép truyền dữ liệu từ nAn đến nBn và mức THẤP trên nDIR cho phép truyền dữ liệu từ nBn đến nAn. Đầu vào cho phép đầu ra (n) có thể được sử dụng để vô hiệu hóa các đầu ra sao cho các bus được cách ly hiệu quả.Các thiết bị được thiết kế đầy đủ cho các ứng dụng tắt nguồn một phần bằng cách sử dụng IOFF. Mạch IOFF vô hiệu hóa đầu ra, ngăn chặn bất kỳ dòng điện ngược gây hại nào chạy qua thiết bị khi thiết bị tắt nguồn. Ở chế độ ngủ đông, khi VCC(A) hoặc VCC(B) ở mức GND, cả cổng nAn và cổng nBn đều ở trạng thái TẮT trở kháng cao. Mạch giữ dữ liệu chủ động trên bus trong AiP74LVCH16T245 giữ các đầu vào dữ liệu không sử dụng hoặc ở trạng thái nổi ở mức logic hợp lệ.

AiP74LVC/LVCH16T245 là bộ thu phát chuyển đổi nguồn kép 16 bit với đầu ra 3 trạng thái cho phép chuyển đổi mức hai chiều. Thiết bị có thể được sử dụng như hai bộ thu phát 8 bit hoặc như một bộ thu phát 16 bit. Nó có nguồn kép (VCC(A) và VCC(B)) để chuyển đổi điện áp và bốn cổng vào/ra 8 bit (nAn và nBn), mỗi cổng có đầu ra cho phép (n) và đầu vào gửi/nhận (nDIR) riêng để điều khiển hướng. Cả VCC(A) và VCC(B) đều có thể được cấp ở bất kỳ điện áp nào từ 1,2V đến 5,5V, làm cho thiết bị phù hợp để chuyển đổi giữa bất kỳ nút điện áp thấp nào (1,2V, 1,5V, 1,8V, 2,5V, 3,3V và 5,0V). Các chân nAn, n và nDIR được tham chiếu đến VCC(A) và các chân nBn được tham chiếu đến VCC(B). Mức CAO trên nDIR cho phép truyền dữ liệu từ nAn đến nBn và mức THẤP trên nDIR cho phép truyền dữ liệu từ nBn đến nAn. Đầu vào cho phép đầu ra (n) có thể được sử dụng để vô hiệu hóa các đầu ra sao cho các bus được cách ly hiệu quả.Các thiết bị được thiết kế đầy đủ cho các ứng dụng tắt nguồn một phần bằng cách sử dụng IOFF. Mạch IOFF vô hiệu hóa đầu ra, ngăn chặn bất kỳ dòng điện ngược gây hại nào chạy qua thiết bị khi thiết bị tắt nguồn. Ở chế độ ngủ đông, khi VCC(A) hoặc VCC(B) ở mức GND, cả cổng nAn và cổng nBn đều ở trạng thái TẮT trở kháng cao. Mạch giữ dữ liệu chủ động trên bus trong AiP74LVCH16T245 giữ các đầu vào dữ liệu không sử dụng hoặc ở trạng thái nổi ở mức logic hợp lệ.

AiP74ALVC164245 là một thiết bị CMOS cổng Si hiệu suất cao, tiêu thụ điện năng thấp, điện áp thấp, vượt trội so với hầu hết các dòng TTL tương thích CMOS tiên tiến.AiP74ALVC164245 là bộ thu phát chuyển đổi nguồn kép 16 bit (kép 8 bit) có các đầu ra tương thích bus 3 trạng thái không đảo ở cả hướng gửi và nhận. Nó được thiết kế để giao tiếp giữa bus 3V và 5V trong môi trường nguồn hỗn hợp 3V và 5V.Thiết bị này có thể được sử dụng như hai bộ thu phát 8 bit hoặc một bộ thu phát 16 bit.Các đầu vào điều khiển hướng (1DIR và 2DIR) xác định hướng của luồng dữ liệu. nDIR (mức CAO) cho phép dữ liệu từ các cổng nAn đến các cổng nBn. nDIR (mức THẤP) cho phép dữ liệu từ các cổng nBn đến các cổng nAn. Các đầu vào cho phép đầu ra (1 và 2), khi ở mức CAO, sẽ vô hiệu hóa cả hai cổng nAn và nBn bằng cách đặt chúng ở trạng thái TẮT có trở kháng cao. Các chân nAn, n và nDIR được tham chiếu đến VCC(A) và các chân nBn được tham chiếu đến VCC(B).Ở chế độ tạm dừng, khi một trong các điện áp nguồn bằng 0, sẽ không có dòng điện chảy từ nguồn có điện áp khác 0 về phía nguồn có điện áp bằng 0. Các đầu ra nAn phải được đặt ở trạng thái 3 và điện áp trên bus A phải nhỏ hơn Vdiode (thường là 0,7V). VCC(B)≥VCC(A) (ngoại trừ ở chế độ tạm dừng).

AiP74ALVC/ALVCH162374 là flip-flop D 16 bit kích hoạt cạnh với đầu ra 3 trạng thái.Ngõ vào có thể được cấp nguồn từ các thiết bị 3.3V hoặc 5V. Tính năng này cho phép sử dụng thiết bị trong môi trường hỗn hợp 3.3V và 5V.

AiP74ALVC/ALVCH162374 là flip-flop D 16 bit kích hoạt cạnh với đầu ra 3 trạng thái.Ngõ vào có thể được cấp nguồn từ các thiết bị 3.3V hoặc 5V. Tính năng này cho phép sử dụng thiết bị trong môi trường hỗn hợp 3.3V và 5V.

AiP74LVT244/LVTH244 là một bộ đệm tám kênh lý tưởng để điều khiển các đường truyền bus. Thiết bị này có hai đầu ra cho phép (1 , 2 ), mỗi đầu ra điều khiển bốn trong số các đầu ra 3 trạng thái.

AiP74LVT244/LVTH244 là một bộ đệm tám kênh lý tưởng để điều khiển các đường truyền bus. Thiết bị này có hai đầu ra cho phép (1 , 2 ), mỗi đầu ra điều khiển bốn trong số các đầu ra 3 trạng thái.

AiP74LVT245; AiP74LVTH245 là bộ thu phát tám kênh có đầu ra tương thích bus 3 trạng thái không đảo chiều ở cả hướng gửi và nhận. Việc triển khai chức năng điều khiển giúp giảm thiểu yêu cầu định thời bên ngoài. Nó có đầu vào cho phép đầu ra ( ) để dễ dàng ghép nối và đầu vào hướng (DIR) để điều khiển hướng.

Thiết bị này là một bộ đệm tám kênh, lý tưởng để điều khiển các đường truyền bus. Thiết bị có hai cổng cho phép đầu ra. (1 , 2 ), mỗi cái điều khiển bốn trong số 3 đầu ra trạng thái.IC AiP74LVT2244 được thiết kế với điện trở nối tiếp ở cả trạng thái CAO và THẤP của đầu ra. Thiết kế này giúp giảm nhiễu đường truyền trong các ứng dụng như bộ điều khiển địa chỉ bộ nhớ, bộ điều khiển xung nhịp và bộ thu/phát bus.

Thiết bị này là một bộ thu phát tám kênh có các đầu ra tương thích với bus 3 trạng thái không đảo chiều ở cả hướng gửi và nhận. Việc triển khai chức năng điều khiển giúp giảm thiểu các yêu cầu về thời gian bên ngoài. Thiết bị có một đầu vào cho phép đầu ra ( ) để dễ dàng ghép nối và một đầu vào hướng (DIR) để điều khiển hướng.IC AiP74LVT/LVTH2245 được thiết kế với điện trở nối tiếp ở cả trạng thái CAO và trạng thái THẤP của đầu ra. Thiết kế này giúp giảm nhiễu đường truyền trong các ứng dụng như bộ điều khiển địa chỉ bộ nhớ, bộ điều khiển xung nhịp và bộ thu phát/phát bus.

AiP74LVT16240; AiP74LVTH16240 là một bộ đệm 16 bit đảo ngược, lý tưởng để điều khiển các đường truyền bus.

AiP74LVT16244; AiP74LVTH16244 là bộ đệm và trình điều khiển đường truyền 16 bit với các đầu ra bus 3 trạng thái không đảo. Thiết bị này có thể được sử dụng như bốn bộ đệm 4 bit, hai bộ đệm 8 bit hoặc một bộ đệm 16 bit.

AiP74LVT16244; AiP74LVTH16244 là bộ đệm và trình điều khiển đường truyền 16 bit với các đầu ra bus 3 trạng thái không đảo. Thiết bị này có thể được sử dụng như bốn bộ đệm 4 bit, hai bộ đệm 8 bit hoặc một bộ đệm 16 bit.

AiP74LVT16245; AiP74LVTH16245 là sản phẩm BiCMOS hiệu năng cao được thiết kế để hoạt động với điện áp VCC 3.3V.Thiết bị này là bộ thu phát 16 bit có các đầu ra tương thích bus 3 trạng thái không đảo ngược ở cả hướng gửi và nhận. Việc triển khai chức năng điều khiển giúp giảm thiểu các yêu cầu về thời gian bên ngoài. Thiết bị có một đầu vào cho phép đầu ra (n) để dễ dàng ghép nối và một đầu vào hướng (nDIR) để điều khiển hướng.

AiP74LVT16245; AiP74LVTH16245 là sản phẩm BiCMOS hiệu năng cao được thiết kế để hoạt động với điện áp VCC 3.3V.Thiết bị này là bộ thu phát 16 bit có các đầu ra tương thích bus 3 trạng thái không đảo ngược ở cả hướng gửi và nhận. Việc triển khai chức năng điều khiển giúp giảm thiểu các yêu cầu về thời gian bên ngoài. Thiết bị có một đầu vào cho phép đầu ra (n) để dễ dàng ghép nối và một đầu vào hướng (nDIR) để điều khiển hướng.

AiP74LVT16373 là một sản phẩm BiCMOS hiệu năng cao được thiết kế để hoạt động với điện áp VCC 3.3V.Thiết bị này là một mạch chốt D trong suốt 16 bit với các đầu ra tương thích bus 3 trạng thái không đảo. Thiết bị có thể được sử dụng như hai mạch chốt 8 bit hoặc một mạch chốt 16 bit. Khi đầu vào cho phép chốt (LE) ở mức CAO, các đầu ra Q sẽ theo các đầu vào dữ liệu (D). Khi đầu vào cho phép chốt ở mức THẤP, các đầu ra Q sẽ được chốt ở mức của các đầu vào D một chu kỳ thiết lập trước khi chuyển từ CAO xuống THẤP.

AiP74LVT16374; AiP74LVTH16374 là các sản phẩm BiCMOS hiệu năng cao được thiết kế để hoạt động ở điện áp VCC 3.3V.Thiết bị này là một flip-flop D 16 bit kích hoạt cạnh với đầu ra 3 trạng thái không đảo. Thiết bị có thể được sử dụng như hai flip-flop 8 bit hoặc một flip-flop 16 bit. Khi xung nhịp chuyển sang trạng thái dương (nCP), nQn đầu ra của flip-flop sẽ nhận mức logic được thiết lập tại nDn đầu vào.

AiP74LVT16374; AiP74LVTH16374 là các sản phẩm BiCMOS hiệu năng cao được thiết kế để hoạt động ở điện áp VCC 3.3V.Thiết bị này là một flip-flop D 16 bit kích hoạt cạnh với đầu ra 3 trạng thái không đảo. Thiết bị có thể được sử dụng như hai flip-flop 8 bit hoặc một flip-flop 16 bit. Khi xung nhịp chuyển sang trạng thái dương (nCP), nQn đầu ra của flip-flop sẽ nhận mức logic được thiết lập tại nDn đầu vào.

  AiP74ACT00 là cổng NAND 2 đầu vào bốn kênh.

AiP74AC02 là cổng NOR 2 đầu vào bốn kênh.

AiP74ACT02 là cổng logic NOR 2 đầu vào bốn kênh.

AiP74AC04 cung cấp sáu bộ đệm đảo.

AiP74ACT04 cung cấp sáu bộ đệm đảo.

Cổng AND 2 đầu vào bốn kênh

AiP74ACT08 cung cấp bốn cổng AND 2 đầu vào.

AiP74AC14 là một mạch đảo tín hiệu kiểu hex schmitt-trigger.

AiP74AC74 là một flip-flop loại D kích hoạt cạnh kép với các đầu vào dữ liệu (nD) và xung nhịp (nCP) riêng biệt. đầu vào, tập hợp đầu vào (nS—D) và (nR—D), và đầu ra bổ sung nQ và nQ. Các tín hiệu thiết lập và nghỉ là các tín hiệu đầu vào mức THẤP không đồng bộ và hoạt động độc lập với tín hiệu đầu vào xung nhịp. Thông tin trên tín hiệu đầu vào dữ liệu được truyền đến đầu ra nQ khi xung nhịp chuyển từ mức THẤP sang mức CAO. Để hoạt động ổn định, các tín hiệu đầu vào nD phải ổn định trong một khoảng thời gian thiết lập trước khi xung nhịp chuyển từ mức THẤP sang mức CAO.

AiP74ACT74 là một flip-flop loại D kích hoạt cạnh kép với các đầu vào dữ liệu (nD) và xung nhịp (nCP) riêng biệt. Các đầu vào bao gồm đầu vào thiết lập (nS—D) và đầu vào thiết lập (nR—D), và các đầu ra bổ sung nQ và nQ—. Các đầu vào thiết lập và nghỉ là các đầu vào hoạt động ở mức THẤP không đồng bộ và hoạt động độc lập với đầu vào xung nhịp. Thông tin trên đầu vào dữ liệu được truyền đến đầu ra nQ khi xung nhịp chuyển từ mức THẤP sang mức CAO. xung. Các đầu vào nD phải ổn định trong một chu kỳ thiết lập trước khi chuyển đổi xung nhịp từ THẤP sang CAO để hoạt động có thể dự đoán được.

AiP74ACT244 là bộ đệm và trình điều khiển tám bit với đầu ra 3 trạng thái.

AiP74ACT245 là bộ thu phát bus tám kênh với đầu ra 3 trạng thái.

AiP74AVC2T45 là bộ thu phát hai bit, hai nguồn cấp cho phép chuyển đổi mức điện áp hai chiều. Nó có hai cổng vào/ra dữ liệu (nA và nB), một đầu vào điều khiển hướng (DIR) và hai chân cấp nguồn (VCC(A) và VCC(B)). Cả VCC(A) và VCC(B) đều có thể được cấp nguồn ở bất kỳ điện áp nào từ 0,8V đến 3,6V, giúp thiết bị phù hợp để chuyển đổi giữa bất kỳ điểm điện áp thấp nào (0,8V, 1,2V, 1,5V, 1,8V, 2,5V và 3,3V). Chân nA và DIR được tham chiếu đến VCC(A) và chân nB được tham chiếu đến VCC(B). Mức CAO trên DIR cho phép truyền từ nA đến nB và mức THẤP trên DIR cho phép truyền từ nB đến nA.Thiết bị được thiết kế đầy đủ cho các ứng dụng tắt nguồn một phần bằng cách sử dụng IOFF. Mạch IOFF vô hiệu hóa đầu ra, ngăn chặn bất kỳ dòng điện ngược gây hại nào chạy qua thiết bị khi thiết bị tắt nguồn. Ở chế độ Tạm dừng, khi VCC(A) hoặc VCC(B) ở mức GND, cả A và B đều ở trạng thái TẮT trở kháng cao.

AiP74AVCH2T45 là bộ thu phát hai bit, nguồn kép cho phép chuyển đổi mức điện áp hai chiều. Nó có hai cổng vào/ra dữ liệu (nA và nB), một đầu vào điều khiển hướng (DIR) và hai chân nguồn (VCC(A) và VCC(B)). Cả VCC(A) và VCC(B) đều có thể được cấp nguồn ở bất kỳ điện áp nào từ 0,8V đến 3,6V, giúp thiết bị phù hợp để chuyển đổi giữa bất kỳ điểm điện áp thấp nào (0,8V, 1,2V, 1,5V, 1,8V, 2,5V và 3,3V). Các chân nA và DIR được tham chiếu đến VCC(A) và chân nB được tham chiếu đến VCC(B). Mức CAO trên DIR cho phép truyền từ nA đến nB và mức THẤP trên DIR cho phép truyền từ nB đến nA.Thiết bị được thiết kế đầy đủ cho các ứng dụng tắt nguồn một phần bằng cách sử dụng IOFF. Mạch IOFF vô hiệu hóa đầu ra, ngăn chặn bất kỳ dòng điện ngược gây hại nào chạy qua thiết bị khi thiết bị tắt nguồn. Ở chế độ ngủ đông, khi VCC(A) hoặc VCC(B) ở mức GND, cả A và B đều ở trạng thái TẮT trở kháng cao.AiP74AVCH2T45 có mạch giữ bus chủ động, được cung cấp để giữ các đầu vào dữ liệu không sử dụng hoặc đang ở trạng thái lơ lửng ở mức logic hợp lệ. Tính năng này loại bỏ nhu cầu sử dụng điện trở kéo lên hoặc kéo xuống bên ngoài.

AiP74AVC4T245 là bộ thu phát 4 bit, nguồn kép cho phép chuyển đổi mức điện áp hai chiều. Thiết bị có thể được sử dụng như hai bộ thu phát 2 bit hoặc như một bộ thu phát 4 bit. Nó có bốn cổng vào/ra 2 bit (nAn và nBn), một đầu vào điều khiển hướng (nDIR), một đầu vào cho phép đầu ra (n) và hai chân nguồn kép (VCC(A) và VCC(B)). Cả VCC(A) và VCC(B) đều có thể được cấp nguồn ở bất kỳ điện áp nào từ 0,8V đến 3,6V, làm cho thiết bị phù hợp để chuyển đổi giữa bất kỳ điểm điện áp thấp nào (0,8V, 1,2V, 1,5V, 1,8V, 2,5V và 3,3V). Các chân nAn, n và nDIR được tham chiếu đến VCC(A) và các chân nBn được tham chiếu đến VCC(B). Mức CAO trên nDIR cho phép truyền tín hiệu từ nAn đến nBn và mức THẤP trên nDIR cho phép truyền tín hiệu từ nBn đến nAn. Đầu vào cho phép đầu ra (n) có thể được sử dụng để vô hiệu hóa các đầu ra, do đó các bus được cách ly hiệu quả.Thiết bị được thiết kế đầy đủ cho các ứng dụng tắt nguồn một phần bằng cách sử dụng IOFF. Mạch IOFF vô hiệu hóa đầu ra, ngăn chặn bất kỳ dòng điện ngược gây hại nào chạy qua thiết bị khi thiết bị tắt nguồn. Ở chế độ ngủ đông, khi VCC(A) hoặc VCC(B) ở mức GND, cả nAn và nBn đều ở trạng thái TẮT trở kháng cao.

AiP74AVCH4T245 là bộ thu phát 4 bit, nguồn kép cho phép chuyển đổi mức điện áp hai chiều. Thiết bị có thể được sử dụng như hai bộ thu phát 2 bit hoặc như một bộ thu phát 4 bit. Nó có hai cổng vào/ra 2 bit (nAn và nBn), một đầu vào điều khiển hướng (nDIR), một đầu vào cho phép đầu ra (n) và hai chân nguồn kép (VCC(A) và VCC(B)). Cả VCC(A) và VCC(B) đều có thể được cấp nguồn ở bất kỳ điện áp nào từ 0,8V đến 3,6V, làm cho thiết bị phù hợp để chuyển đổi giữa bất kỳ điểm điện áp thấp nào (0,8V, 1,2V, 1,5V, 1,8V, 2,5V và 3,3V). Các chân nAn, n và nDIR được tham chiếu đến VCC(A) và các chân nBn được tham chiếu đến VCC(B). Mức CAO trên nDIR cho phép truyền tín hiệu từ nAn đến nBn và mức THẤP trên nDIR cho phép truyền tín hiệu từ nBn đến nAn. Đầu vào cho phép đầu ra (n) có thể được sử dụng để vô hiệu hóa các đầu ra, do đó các bus được cách ly hiệu quả.AiP74AVCH4T245 có mạch giữ bus chủ động, được cung cấp để giữ các đầu vào dữ liệu không sử dụng hoặc đang ở trạng thái lơ lửng ở mức logic hợp lệ. Tính năng này loại bỏ nhu cầu sử dụng điện trở kéo lên hoặc kéo xuống bên ngoài.

AiP74AVC4T774 là bộ thu phát 4 bit, nguồn kép cho phép chuyển đổi mức điện áp hai chiều. Nó có tám cổng vào/ra 1 bit (An và Bn), bốn đầu vào điều khiển hướng (DIR1, DIR2, DIR3 và DIR4), một đầu vào cho phép đầu ra ( ) và hai chân nguồn kép (VCC(A) và VCC(B)). Cả VCC(A) và VCC(B) đều có thể được cấp nguồn ở bất kỳ điện áp nào từ 0,8V đến 3,6V, làm cho thiết bị phù hợp để chuyển đổi giữa bất kỳ điểm điện áp thấp nào (0,8V, 1,2V, 1,5V, 1,8V, 2,5V và 3,3V). Các chân An,  và DIRn được tham chiếu đến VCC(A) và các chân Bn được tham chiếu đến VCC(B). Mức CAO trên DIRn cho phép truyền tín hiệu từ An đến Bn và mức THẤP trên DIRn cho phép truyền tín hiệu từ Bn đến An. Đầu vào cho phép đầu ra ( ) có thể được sử dụng để vô hiệu hóa các đầu ra sao cho các bus được cách ly hiệu quả.Thiết bị được thiết kế đầy đủ cho các ứng dụng tắt nguồn một phần bằng cách sử dụng IOFF. Mạch IOFF vô hiệu hóa đầu ra, ngăn chặn bất kỳ dòng điện ngược gây hại nào chạy qua thiết bị khi thiết bị tắt nguồn. Ở chế độ ngủ đông, khi VCC(A) hoặc VCC(B) ở mức GND, cả An và Bn đều ở trạng thái TẮT trở kháng cao.

AiP74AVC8T245 là bộ thu phát 8 bit, nguồn kép cho phép chuyển đổi mức điện áp hai chiều. Nó có hai cổng vào/ra 8 bit (An và Bn), một đầu vào điều khiển hướng (DIR), một đầu vào cho phép đầu ra ( ) và hai chân nguồn kép (VCC(A) và VCC(B)). Cả VCC(A) và VCC(B) đều có thể được cấp điện áp bất kỳ từ 0,8V đến 3,6V, làm cho thiết bị phù hợp để chuyển đổi giữa bất kỳ nút điện áp thấp nào (0,8V, 1,2V, 1,5V, 1,8V, 2,5V và 3,3V). Các chân An và DIR được tham chiếu đến VCC(A) và chân Bn được tham chiếu đến VCC(B). Mức CAO trên DIR cho phép truyền từ An đến Bn và mức THẤP trên DIR cho phép truyền từ Bn đến An. Đầu vào cho phép đầu ra ( ) có thể được sử dụng để vô hiệu hóa các đầu ra để các bus được cách ly hiệu quả.Thiết bị được thiết kế đầy đủ cho các ứng dụng tắt nguồn một phần bằng cách sử dụng IOFF. Mạch IOFF vô hiệu hóa đầu ra, ngăn chặn bất kỳ dòng điện ngược gây hại nào chạy qua thiết bị khi thiết bị tắt nguồn. Ở chế độ ngủ đông, khi VCC(A) hoặc VCC(B) ở mức GND, cả An và Bn đều ở trạng thái TẮT trở kháng cao.

AiP74AVCH8T245 là bộ thu phát 8 bit, nguồn kép cho phép chuyển đổi mức điện áp hai chiều. Nó có hai cổng vào/ra 8 bit (An và Bn), một đầu vào điều khiển hướng (DIR), một đầu vào cho phép đầu ra (OE) và hai chân nguồn kép (VCC(A) và VCC(B)). Cả VCC(A) và VCC(B) đều có thể được cấp nguồn ở bất kỳ điện áp nào từ 0,8V đến 3,6V, giúp thiết bị phù hợp để chuyển đổi giữa bất kỳ điểm điện áp thấp nào (0,8V, 1,2V, 1,5V, 1,8V, 2,5V và 3,3V). Các chân An, OE và DIR được tham chiếu đến VCC(A) và các chân Bn được tham chiếu đến VCC(B). Mức CAO trên DIR cho phép truyền từ An đến Bn và mức THẤP trên DIR cho phép... Truyền tín hiệu từ Bn đến An. Đầu vào cho phép đầu ra (OE) có thể được sử dụng để vô hiệu hóa các đầu ra, nhờ đó các bus được cách ly hiệu quả. IC AiP74AVCH8T245 có mạch giữ bus chủ động, được cung cấp để giữ các đầu vào dữ liệu không sử dụng hoặc đang ở trạng thái lơ lửng ở mức logic hợp lệ. Tính năng này loại bỏ nhu cầu sử dụng điện trở kéo lên hoặc kéo xuống bên ngoài.